0
  • 聊天消息
  • 系统消息
  • 评论与回复
登录后你可以
  • 下载海量资料
  • 学习在线课程
  • 观看技术视频
  • 写文章/发帖/加入社区
会员中心
创作中心

完善资料让更多小伙伴认识你,还能领取20积分哦,立即完善>

3天内不再提示

浅谈LVDS、CML、LVPECL三种差分逻辑电平之间的互连

454398 来源:赛灵思中文社区 作者:赛灵思中文社区 2020-12-20 11:39 次阅读

本篇主要介绍LVDS、CML、LVPECL三种最常用的差分逻辑电平之间的互连。由于篇幅比较长,分为两部分:第一部分是同种逻辑电平之间的互连,第二部分是不同种逻辑电平之间的互连。

下面详细介绍第一部分:同种逻辑电平之间的互连。

输入
CML PECL LVDS
输出 CML √直流、交流耦合 √直流、交流耦合
PECL √直流、交流耦合 √直流、交流耦合 √直流、交流耦合
LVDS √直流、交流耦合 √直流、交流耦合

1、LVDS到LVDS的连接

1.1、直流匹配
LVDS直接是可以直接连接的,不论是2.5V还是3.3V,无非是否在外部再放一个100欧姆匹配电阻。端接电阻要靠近接收端输入引脚!!!

o4YBAF9uHGqAdJSLAAA0uwQS8bA809.png

内置100Ω端接电阻的连接方式

o4YBAF9uHGuABoF3AAA3LSvor7s050.png

外接100Ω端接电阻的连接方式

1.2、交流匹配
如果接收器输入端内置直流偏置,交流匹配也就是带不带100欧姆匹配的问题。

pIYBAF9uHGyAWBJ9AAAzEMcgWlI941.png

内置100Ω端接电阻的连接方式

o4YBAF9uHG2ARIOmAAA6INw2ba0487.png

外接100Ω端接电阻的连接方式

如果芯片没有内置直流偏置电压,就需要外接电阻到参考电压(1.2V)。为了支持传输线上的长0和长1数据序列,耦合电容的值不能太小,一般取0.1uF。C1、C2尽量靠近接收端放置,但不用像端接电阻那样紧贴输入管脚。

pIYBAF9uHG-AUw2-AACxenN-A5Q842.png

2、CML到CML的连接

CML到CML之间连接分两种情况,当收发两端的器件使用相同的电源时,CML到CML可以采用直流耦合方式,这时不需加任何器件;当收发两端器件采用不同电源时,一般要考虑交流耦合,注意这时选用的耦合电容要足够大,以避免在较长连0或连1情况出现时,接收端差分电压变小。

2.1、直流匹配
如果接收器的输入有内置匹配,如果接收器与发送器之间采用相同的VCC电源,CML驱动器输出可以直流耦合到CML接收器输入,无需额外的元件,可以直连。

o4YBAF9uHHCAV76zAABCvcaY80U391.png

直流匹配——直连

如果接收器的输入没有内置匹配,则需要在终端并接100欧姆匹配电阻。

o4YBAF9uHHGAA2rwAABPrfqsSw4087.png

直流匹配——100欧姆匹配

如果接收器的输入没有内置匹配,也可以通过在终端上拉50欧姆匹配电阻进行互连。

pIYBAF9uHHOANIh6AABTNM5dIf4601.png

直流匹配——50欧姆上拉匹配

2.2、交流匹配
如果接收器与发送器采用不同的电源,系统需要用交流耦合方式。交流耦合情况下,耦合电容应足够大,以避免信号包含一长串相同数字时导致过大的低频衰减。

pIYBAF9uHHSAEwRwAABGLytmtS0069.png

交流匹配——直连

如果接收器的输入没有内置匹配,则需要在终端并接100欧姆匹配电阻。

o4YBAF9uHHWAIBNjAABRBwr-_cQ298.png

交流匹配——100欧姆匹配

如果接收器的输入没有内置匹配,也可以通过在终端上拉50欧姆匹配电阻。

o4YBAF9uHHaAOl6AAABPvWAvrV4847.png

交流匹配——50欧姆上拉匹配

3、LVPECL到LVPECL的连接

3.1、直流匹配
3.1.1、50欧姆匹配到参考电压

最简单的LVPECL匹配方式就是在接收器的输入侧需要一个参考电压,参考电压要比Vcc低2.0V,额外的电源需求会增加电路的复杂度和成本。Vcc-2.0V的偏置电压是考虑到ECL的14mA在50欧姆上的0.7V压降,在总线上的中间电平依然是Vcc-1.3V。

pIYBAF9uHHiAW3HnAABXial8ObE529.png

3.1.2、三电阻匹配

一种减少附加成本的方式就是增加一个电阻,两个50欧姆电阻提供信号匹配,另一个电阻连接到地给这两个电阻提供直流偏置到VTT。

pIYBAF9uHHqAWGx9AAFKbpv7yn4736.png

3.1.3、四电阻匹配

这是使用最多的LVPECL匹配方式,采用四电阻戴维南匹配。

o4YBAF9uHHuANA82AAB8hCY7gic158.png

四个电阻匹配的计算步骤如下:

a、从阻抗匹配要求可以得出:

R1||R2=50

b、电阻比等于电压比可以得出:

(R1+R2)/R2=VCC/(VCC-2)

Vcc-2.0V的偏置电压是考虑到ECL的14mA在等效50欧姆上的0.7V压降,在总线上的偏置电压依然是Vcc-1.3V。

于是可以得到:
R1=50*Vcc/(Vcc-2)
R2=25*Vcc

o4YBAF9uHHyAENy9AAAwVhXxohU234.png

4个电阻都必须放在离输入端很近的地方,对PCB布板造成困难。匹配电阻功耗比较大,如果路数很多的话,对单板的功耗来说是一个比较大的问题(静态电阻很小)。所以,在实际的布板过程中,一般不提倡使用这种电路。

3.1.4、下拉+100欧姆跨接

这是最常用,最简洁的直流匹配方式,特别适合同电压PECL之间的对接。

pIYBAF9uHH2AGWmhAABWsZzv4AI872.png

R1=140~200欧姆(3.3V),R1=270~330欧姆(5V),R2=100欧姆。

R1为输出门提供偏置电流,R2为交流信号提供匹配。输入门的直流电平偏置直接利用输出门的直流电平(Vcc-1.3V),并不需要外来的上下拉电阻来提供。

此匹配电路电阻个数很少,只有3个。只有R2一个电阻必须放在离输入门比较近的地方,R1放置的地方可以比较随便,只要不引入过长的线头(过长的线头会导致反射)就可以了。PCB布板比较容易处理。这种电路是一个优选电路。

3.1.5、下拉+50欧姆匹配到参考电压

o4YBAF9uHH-AJRFZAACV-pGmNfM189.png

3.2、交流匹配
PECL在交流耦合输出到50Ω的终端负载时,要考虑PECL的输出端加一直流偏置电阻。PECL的输出共模电压需固定在Vcc-1.3V,在选择直流偏置电阻时仅需该电阻能够提供14mA到地的通路,这样R1=(Vcc-1.3V)/14mA。在3.3V供电时,R1=142Ω,5V供电时,R1=270Ω。然而这种方式给出的交流负载阻抗低于50Ω,在实际应用中,3.3V供电时,R1可以从142Ω到200Ω之间选取,5V供电时,R1可以从270Ω到350Ω之间选取,原则是让输出波形达到最佳。

R3和R2的选择应考虑如下几点:

PECL输入直流偏压应固定在Vcc-1.3V;

输入阻抗应等于传输线阻抗;

低功耗;

外围器件少。

3.2.1、三电阻匹配

pIYBAF9uHICAa515AACRZb6JHsA586.png

3.2.2、两电阻+100欧姆跨接

这是最常用,最简洁的交流匹配方式,也常用于PECL/LVPECL/2.5VPECL之间的对接,推荐使用。

o4YBAF9uHIKACokeAABcZMSMUqE490.png

R1=140~200欧姆,属于直流偏置电阻。

C1为耦合电容,可以放在线上的任何一个地方,不一定在源端,也不一定要在末端。

R4=100欧姆,属于交流匹配电阻,一定要放在末端。

R2、R3为K级别的电阻,必须满足R3/(R2+R3)=(VCC-1.3V)/VCC的比值就可以了,这两个电阻是为输入端提供直流电平,所以对PCB上的位置没有特殊要求,只需要不引入长线头就可以了。

对于交流耦合来说,阻容器件的个数算是比较少的了;只对一个电阻的位置(R4)有要求,其他的没有要求;功耗也比较小。这种电路还带来另外一个优点,那就是当LVPECL输出没有交流信号的时候,那么输入端却可以依靠100欧姆的电阻,使得P/N维持一个电压差,从而保证输入端的稳定。

3.2.3、四电阻匹配

pIYBAF9uHIOAZpmtAABtH67iAMY968.png

3.2.4、五电阻匹配

o4YBAF9uHISAODHeAABtWMyd_5g473.png

此处有了100欧姆电阻,R2和R3只是提供直流偏置而已,阻值需要选大一些,从而保证R2||R3||(R4/2)基本上还是50欧姆。

3.3V情况下可以选择R2=2.2K,R3=3.3K,参考电压为大约为2V(Vcc-1.3V)。

pIYBAF9uHIaASvuxAACbuYv7LN0666.png

两个50Ω电阻中点接入一电容,是为了消除差分线上信号偏移而产生的共模噪声(2个50Ω是差模阻抗匹配,VBB电容是共模滤波电容)。

以上是针对两个同种类型逻辑电平之间的互连。

编辑:hfy

声明:本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人,不代表电子发烧友网立场。文章及其配图仅供工程师学习之用,如有内容侵权或者其他违规问题,请联系本站处理。 举报投诉
  • lvds
    +关注

    关注

    2

    文章

    1035

    浏览量

    65693
  • 逻辑电平
    +关注

    关注

    0

    文章

    151

    浏览量

    14397
  • LVPECL
    +关注

    关注

    2

    文章

    27

    浏览量

    17914
  • CML
    CML
    +关注

    关注

    0

    文章

    32

    浏览量

    19230
  • 欧姆电阻
    +关注

    关注

    0

    文章

    71

    浏览量

    15566
收藏 人收藏

    评论

    相关推荐

    当ADC3663的LVDS输出给到ZYNQ-7000的LVDS接收这两者之间可以直连吗?

    ADC3663的LVDS输出与xilinx的ZYNQ-7000的LVDS输入的电平匹配问题 ADC3663的供电是1.8V,ADC36
    发表于 11-14 07:43

    LMK00725是否支持LVDS或者LVPECL交流耦合输入呢?

    from 0.15Vpp to 1.3Vpp (50 Ω terminated) can be tied to either of the two differential clock inputs“, 因此想再次确认下,LMK00725是否支持LVDS或者LVPECL
    发表于 11-11 07:42

    CDC111LVPECL时钟驱动器数据表

    电子发烧友网站提供《CDC111LVPECL时钟驱动器数据表.pdf》资料免费下载
    发表于 08-23 11:13 0次下载
    CDC111<b class='flag-5'>差</b><b class='flag-5'>分</b><b class='flag-5'>LVPECL</b>时钟驱动器数据表

    CDCVF111 1:9LVPECL时钟驱动器数据表

    电子发烧友网站提供《CDCVF111 1:9LVPECL时钟驱动器数据表.pdf》资料免费下载
    发表于 08-21 09:13 0次下载
    CDCVF111 1:9<b class='flag-5'>差</b><b class='flag-5'>分</b><b class='flag-5'>LVPECL</b>时钟驱动器数据表

    数字电路中基本逻辑关系有哪三种

    数字电路中的基本逻辑关系主要有三种,它们分别是: 与逻辑(AND Logic) : 定义:当所有输入信号均为逻辑1(高电平)时,输出才为
    的头像 发表于 08-11 11:11 768次阅读

    SN65LVELT23 3.3双通道LVPECL/LVDS缓冲器至LVTTL转换器数据表

    电子发烧友网站提供《SN65LVELT23 3.3双通道LVPECL/LVDS缓冲器至LVTTL转换器数据表.pdf》资料免费下载
    发表于 07-08 14:37 0次下载
    SN65LVELT23 3.3双通道<b class='flag-5'>差</b><b class='flag-5'>分</b><b class='flag-5'>LVPECL</b>/<b class='flag-5'>LVDS</b>缓冲器至LVTTL转换器数据表

    SN65EPT23 3.3V ECLLVPECL/LVDS至LVTTL/LVCMOS转换器数据表

    电子发烧友网站提供《SN65EPT23 3.3V ECLLVPECL/LVDS至LVTTL/LVCMOS转换器数据表.pdf》资料免费下载
    发表于 07-08 10:18 0次下载
    SN65EPT23 3.3V ECL<b class='flag-5'>差</b><b class='flag-5'>分</b><b class='flag-5'>LVPECL</b>/<b class='flag-5'>LVDS</b>至LVTTL/LVCMOS转换器数据表

    SN65CML100D 1.5 Gbps LVDS/LVPECL/CML-TO-CML转换器/中继器数据表

    电子发烧友网站提供《SN65CML100D 1.5 Gbps LVDS/LVPECL/CML-TO-CML转换器/中继器数据表.pdf》资料免费下载
    发表于 06-27 10:47 0次下载
    SN65<b class='flag-5'>CML</b>100D 1.5 Gbps <b class='flag-5'>LVDS</b>/<b class='flag-5'>LVPECL</b>/<b class='flag-5'>CML-TO-CML</b>转换器/中继器数据表

    PECL、LVECL、CMLLVDS接口原理与应用

    电子发烧友网站提供《PECL、LVECL、CMLLVDS接口原理与应用.pdf》资料免费下载
    发表于 03-07 14:50 4次下载

    晶振的输出波形解析:三种类型要知道

    晶振的输出波形解析:三种类型要知道  晶振是一常见的电路元件,用于产生高稳定性的方波信
    的头像 发表于 01-24 13:46 1151次阅读

    为什么ADCMP580的输出CML电平采用负电平

    为什么ADCMP580的输出CML电平采用负电平,一般CML电平均使用VCC=3.3V等正电平
    发表于 12-19 06:34

    ecl接入的0.8v摆幅是否可以驱动ad10242,lvpecl电平是否可以满足标准?

    可以使用标准ECL GATE 驱动时钟,但是一般认为ecl的摆幅只有0.8v 我的问题是:1 ecl接入的0.8v摆幅是否可以驱动ad10242,lvpecl电平是否可以满足标准?
    发表于 12-18 07:36

    如果ad9680的clk和sysref信号采用lvpecl格式输入,交流耦合的话前端网络如何设计?

    请问一下如果ad9680的clk和sysref信号采用lvpecl格式输入,交流耦合的话前端网络如何设计。查看官方文档发现只介绍了cmllvds的交流耦合模式,并没有提到lvpecl
    发表于 12-06 06:31

    AD9680时钟为LVPECL的话,交流耦合如何接入呢?

    各位专家好:近期在用AD9680做设计,资料中有提及时钟输入两耦合方式:CML或者
    发表于 12-01 15:25

    ADCMP606是CML电平输出,用到CML的正极作为输出,负极接地可以吗?

    比较器ADCMP606是CML电平输出,这里我只想用到CML的正极作为输出,负极接地,请问这样做是否可行?
    发表于 11-23 08:05