0
  • 聊天消息
  • 系统消息
  • 评论与回复
登录后你可以
  • 下载海量资料
  • 学习在线课程
  • 观看技术视频
  • 写文章/发帖/加入社区
会员中心
创作中心

完善资料让更多小伙伴认识你,还能领取20积分哦,立即完善>

3天内不再提示

Vivado下载程序步骤和ISE差异问题

454398 来源:csdn 作者:家穷人瘦 2021-01-02 10:45 次阅读

由于Vivado下载程序步骤和ISE有较大差异,特此写此文章,希望对大家有所帮助。

1,下载文件生成
在.bit文件生成后,在TCL中输入
write_cfgmem -format mcs -interface spix4 -size 16 -loadbit "up 0x0 F:/Git/XGA/Display_HDMI/Display.runs/impl_2/Display.bit" -file FPGA_TOP.mcs

spix4为模式设置。
-size 16为Flash大小,单位Byte。
即可得到FPGA_TOP.mcs和FPGA_TOP.prm两个文件,后边需要用到这两个文件。

A&Q:提示bit位宽错误
ERROR: [Writecfgmem 68-20] SPI_BUSWIDTH property is set to "1" on bitfile F:/Git/XGA/Display_HDMI/Display.runs/impl_2/Display.bit. This property has to be set to "4" to generate a configuration memory file for the SPIX4 interface. Please ensure that a valid value has been set for the property BITSTREAM.Config.SPI_buswidth and rerun this command.

set_property BITSTREAM.CONFIG.SPI_BUSWIDTH 4 [current_design]

输入如上命令,将BIT位宽更改为4bit。

2,程序下载

pIYBAF9uHsOAL1RdAARz4byGw6c613.png

在Program and Debug模式下,右键芯片型号,如图所示。

o4YBAF9uHsWAMJb-AAB1xEZi2tw596.png

选择你所使用的的Flash,如果此选项中没有,则可去官网查询该系列FPGA时候支持此款Flash。

pIYBAF9uHseAd0s7AACA5Bu6814094.png

点击OK即可。

A&Q:下载进去,重新上电后,程序不运行。
1,检查SPI_clk是否有时钟产生。
A,有,则证明FPGA上电配置正确。
B,无
a,检查MODE配置模式,一般我们配置为SPI主模式,即MODE[2:0]=001;
b,检查MODE上下拉电阻,官方手册上推荐使用100欧,Nexys4则使用1K。这个电阻不宜过大,否则造成上电启动失败。
编辑:hfy


声明:本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人,不代表电子发烧友网立场。文章及其配图仅供工程师学习之用,如有内容侵权或者其他违规问题,请联系本站处理。 举报投诉
  • FPGA
    +关注

    关注

    1629

    文章

    21736

    浏览量

    603368
  • ISE
    ISE
    +关注

    关注

    1

    文章

    100

    浏览量

    36541
  • Vivado
    +关注

    关注

    19

    文章

    812

    浏览量

    66528
收藏 人收藏

    评论

    相关推荐

    14.4 ise vivado license

    14.4 ise vivado license
    发表于 03-25 21:22

    ISE/Isim的Vivado许可证不起作用

    嗨,我们为Vivado 14.2购买了激活基础许可证。我从xilinx网站下载它,并通过VivadoManege License.Bu将它设置到我的电脑。现在我想使用ISE Design Suite
    发表于 12-05 11:08

    Vivado 2013.4和ISE 14.7的下载具有错误的MD5校验和

    在我的所有尝试中,下载Vivado 2013.4所有操作系统完整安装程序以及Windows完整安装程序都带有错误的校验和。在几次尝试中,Windows的
    发表于 12-07 11:11

    Vivado的PR许可证是否与ISE不同?

    你好Vivado的PR许可证是否与ISE不同?假设用于ISE的许可证也可用于Vivado?以上来自于谷歌翻译以下为原文Hi Does PR licence for
    发表于 12-11 11:19

    如何卸载ISE webpack并使用Vivado webpack代替

    管理许可部分“删除”了许可证,我怀疑该网站知道我已经下载ISE并且现在赢了;让我访问vivado webpack许可证。要清楚,我想使用vivado,而不是
    发表于 12-13 10:23

    ISE 14.7许可证未通过购买的有效Vivado许可证启用

    我们刚刚购买了Vivado许可证并等待下载VivadoISE 14.7),但只能下载Vivado
    发表于 12-17 11:52

    怎么将Vivado项目转换为ISE项目

    我想知道是否可以将Vivado项目转换为ISE项目,以便将其导入HDL Designer。 HDL设计师确实有Vivado流,但不是Vivado导入。或者,如果有人知道将
    发表于 12-20 11:24

    VivadoISE哪个更好?

    你好,我是ZYBO Zynq 7000开发板的新手,通常也是FPGA的世界。1)我即将安装我的开发程序ISE / Vivado)。如何区分它们以便为我的工作选择合适的一个。考虑到我已经尝试了这两种
    发表于 12-21 11:07

    如何使用脚本运行ISE/VIVADO

    嗨,专家我以前在Windows下设计,最近我搬到了linux。是否有关于如何使用脚本运行ISE / VIVADO的指南,例如Perl的?谢谢。克里斯以上来自于谷歌翻译以下为原文Hi, experts
    发表于 02-19 10:59

    Vivado 2015.4和ISE 14.7中实现的相同设计之间的资源利用率是否会有任何差异

    嗨,在Vivado 2015.4和ISE 14.7中实现的相同设计之间的资源利用率是否会有任何差异?考虑到这样的事实,IP在Artix-7 FPGA中重新生成FIFO(版本9.3到13.1)时钟向导
    发表于 04-24 09:12

    无法下载vivado安装程序怎么办

    亲爱的大家,我已成功更新了我的xilinx帐户配置文件。但是当我去下载vivado windows安装程序时,chrome会自动填写表单作为我的个人资料。当我点击下一步时,会显示此警告。“请更正错误
    发表于 05-27 07:17

    VivadoISE的开发流程以及性能差异

    的 .mdl 的模型文件依旧可以被打开,编辑,保存,如果需要的话,新的模型也可以被向后兼容保存成 .mdl 格式。为了体现VivadoISE的开发流程以及性能差异,本文使用了相同的源码、器件,IP核
    发表于 01-08 17:07

    ISE约束导入vivado总共分几步

    最近有些朋友在ISE中做的V7项目需要切换到vivado来,但导入代码后,导入约束时,发现vivado不再支持UCF文件,如果手抄UCF约束到 VIVADO 的 XDC 约束,不仅浪费
    发表于 03-24 13:54 8887次阅读
    <b class='flag-5'>ISE</b>约束导入<b class='flag-5'>vivado</b>总共分几步

    ISEVivado中XADC的向导演示

    该视频快速概述了ISEVivado中可用的XADC向导中的界面,功能和功能。 对于希望实例化基本设计的数字设计人员来说,这是一个很好的工具。
    的头像 发表于 11-20 06:19 4692次阅读

    ISE工程升级到Vivado及板级信号调试

    版本迁移的操作想必大家已经做过不少了,其中包括从ISE转换到vivadovivado老版本迁移到新版本。郑智海同学给大家介绍了一下如何把工程从ISE迁移到
    的头像 发表于 01-30 09:11 4365次阅读