0
  • 聊天消息
  • 系统消息
  • 评论与回复
登录后你可以
  • 下载海量资料
  • 学习在线课程
  • 观看技术视频
  • 写文章/发帖/加入社区
会员中心
创作中心

完善资料让更多小伙伴认识你,还能领取20积分哦,立即完善>

3天内不再提示

ARM+FPGA开发:基于AXI总线的GPIO IP创建

454398 来源:CSDN 博主 作者:ChuanjieZhu 2020-12-25 14:07 次阅读

FPGA+ARM是ZYNQ的特点,那么PL部分怎么和ARM通信呢,依靠的就是AXI总线。这个实验是创建一个基于AXI总线的GPIO IP,利用PL的资源来扩充GPIO资源。通过这个实验迅速入门开发基于总线的系统。

使用的板子是zc702。

AXI总线初识:

AXI (Advanced eXtensible Interface),由ARM公司提出的一种总线协议。总线是一组传输通道, 是各种逻辑器件构成的传输数据的通道, 一般由数据线、地址线、 控制线构成。Xilinx从6系列的 FPGA 开始对 AXI 总线提供支持, 此时 AXI 已经发展到了 AXI4 这个版本, Vivado里都是基于AIX4的 IP。

ZYNQ支持三种AXI总线,拥有三种AXI接口,用的都是AXI协议:
AXI4:(For high-performance memory-mapped requirements)主要面向高性能地址映射通信的需求,是面向地址映射的接口,允许最大256轮的数据突发传输。
AXI4-Lite:(For simple, low-throughput memory-mapped communication)是一个轻量级的地址映射单次传输接口, 占用很少的逻辑单元。
AXI4-Stream:(For high-speed streaming data)面向高速流数据传输,去掉了地址项,允许无限制的数据突发传输。

数据在总线上是遵守协议定的规则来传输的,AXI信号传输先是传地址,然后检测READY+VALID,都为高电平时开始传数据,当主机发送最后一个数据时LAST信号拉高,通知从机传输结束。

在介绍读写如何进行前先介绍握手协议:

READY,VALID握手通信机制,主机产生 VLAID 信号来指明何时数据或控制信息有效。从机产生 READY 信号来指明已经准备好接受数据或控制信息。传输发生在 VALID和 READY 信号同时为高的时候。(还有一个LAST信号表示什么时候传到最后一个数据了)

读时序:地址线上发来地址,地址准备和地址有效都高时,开始发送要读的数据,读准备和读有效都高时数据被读取到,发最后一个数据时读LAST信号拉高。

o4YBAF9uH8WAI1xaAACU82QQce4263.png

写时序:地址线上发来地址,地址准备和地址有效都高时,开始发送要写的数据,写准备和写有效都高时数据写入,发最后一个数据时写LAST信号拉高。写数据多了一个反馈信号,反馈给主机,主机接收到这个信号,就知道写成功了。

pIYBAF9uH8aAAs4gAACJSfEm2fE067.png

这个协议可以暂时不去理清,知道大致信号关系,后面会通过观察波形进一步加深印象,这次实验的重点是学习通过编程操作寄存器完成读写!

第一步,创建AXI总线IP

新建一个工程,Tools-->Create and Pacakge IP-->选择Create AXI4 Peripheral

o4YBAF9uH8iAUsGLAADnuwEpkoo789.png

创建完以后(起个易理解的名字,放到能找到的路径下),有三项需要设置:接口类型,数据类型和寄存器数量

pIYBAF9uH8qAG5bqAACxI6pURJo494.png

我们按默认这是就好,记住这里的设置:选择AXI_Lite总线,数据位宽是32位,也就是4字节,寄存器4个,实际我们用到的只有一个,但这里最低要求4个,没关系,多出的不用就是,待会我们就要通过操作寄存器完成对数据的读写。

然后选择Edit IP,

打开ip的工程后,先打开这个文件:

o4YBAF9uH8uAVHppAAAu9EZkD6g451.png

这个就是基于AXI_Lite总线协议的模块,可以看到我们设置的数据位宽和寄存器数量:

pIYBAF9uH8yAKfI2AABAxU5Dc7A428.png


o4YBAF9uH82Ab-v2AABskE7zank379.png

AXI总线向寄存器写数据:

pIYBAF9uH8-AYHHYAACcvF5rkeQ036.png

AXI总线下读寄存器的数据:

o4YBAF9uH9CAPZZYAABokX-L-5U914.png

接下来我们添加一个信号,将寄存器绑定到用户输出,用这个输出控制LED灯,这样可以通过观察LED的亮灭看有没有写入成功。

pIYBAF9uH9KAYrmWAABVKth315I408.png


pIYBAF9uH9OAGvfBAAAP5zqyelE589.png

然后打开顶层文件:

pIYBAF9uH9SAGfq5AAAxw0gZuIo667.png

将添加的信号加上去:

o4YBAF9uH9WAT65uAAAwQMaYLEU644.png


pIYBAF9uH9aADP9XAACLLFD8u9A634.png

保存,Tools-->Create and Package IP:

o4YBAF9uH9iACx97AADMtnuJgAo697.png

overwrite原来的文件。

在IP自己创建的工程文件夹里,打包好的IP就是这个文件夹,可以将其拷贝放到任意地方:

pIYBAF9uH9mAcuJGAABA_HOXRd4348.png

至此,基于AXI_Lite总线的IP就完成了。可以将这个文件夹拷到你之前建的工程目录下,我是放在myip文件夹下。

第二步,使用基于AXI总线的IP

将我们自定义的IP添加到库里:

o4YBAF9uH9uAMovxAADwxIIyvs8728.png

Create Block Design,命名为GPIO_AXI_LED,

添加zynq核,双击修改ddr信号,其他默认设置:

o4YBAF9uH96AGn2NAAFiOx2f3dY398.png

添加我们自己创建的IP,然后点击自动连接:

o4YBAF9uH9-AUV-1AACoeX_AwDs259.png

会自动出现互联模块和复位模块,互联模块主要是起管理主从设备的作用:

pIYBAF9uH-GAKCksAAEtjEgQGJs852.png

本来我们还应该添加逻辑分析仪观察AXI总线的各信号波形,但是为了先上手体验怎么开发基于AXI的系统,我们先略过,放在下一个实验中。

再点击Run Block Automatiom:

pIYBAF9uH-OAG3lpAAE20_CPgik910.png

将LED信号也输出出来,右击GPIO_LED,Make External。

右击空白处,选择Regenerate layout,美化一下排版:

o4YBAF9uH-WAdMCPAAFAWNjWEYw582.png

这样我们的系统就搭建成功了,下面就是一些例行操作:

检验一下我们的设计:

pIYBAF9uH-eAN2c_AACxuQ_PVzQ464.png

保存一下我们的设计:

pIYBAF9uH-mARURiAACF3K_7flY544.png

右键bd文件,复位一下系统,Reset Output Products:

pIYBAF9uH-qAL5F1AAAh0Tdzl3I817.png

右键bd文件,Geberate Output Products,

右键bd文件,Create HDL Wrapper。

然后就是添加管脚约束,把GPIO_LED信号连接到LED灯上:

zc702的管教约束如下:

#GPIO PMOD1
set_property PACKAGE_PIN E15 [get_ports {GPIO_LED[7]}]
set_property IOSTANDARD LVCMOS25 [get_ports {GPIO_LED[7]}]
set_property PACKAGE_PIN D15 [get_ports {GPIO_LED[6]}]
set_property IOSTANDARD LVCMOS25 [get_ports {GPIO_LED[6]}]
set_property PACKAGE_PIN W17 [get_ports {GPIO_LED[5]}]
set_property IOSTANDARD LVCMOS25 [get_ports {GPIO_LED[5]}]
set_property PACKAGE_PIN W5 [get_ports {GPIO_LED[4]}]
set_property IOSTANDARD LVCMOS25 [get_ports {GPIO_LED[4]}]
#GPIO PMOD2
set_property PACKAGE_PIN V7 [get_ports {GPIO_LED[3]}]
set_property IOSTANDARD LVCMOS25 [get_ports {GPIO_LED[3]}]
set_property PACKAGE_PIN W10 [get_ports {GPIO_LED[2]}]
set_property IOSTANDARD LVCMOS25 [get_ports {GPIO_LED[2]}]
set_property PACKAGE_PIN P18 [get_ports {GPIO_LED[1]}]
set_property IOSTANDARD LVCMOS25 [get_ports {GPIO_LED[1]}]
set_property PACKAGE_PIN P17 [get_ports {GPIO_LED[0]}]
set_property IOSTANDARD LVCMOS25 [get_ports {GPIO_LED[0]}]

添加完先综合一下,看看连线有没有错误。综合完成生成比特流文件。
至此,大功告成,下面就到了本实现的重点,进入SDK写代码来读写寄存器!

硬件系统信息和bit文件导入SDK:

o4YBAF9uH-uAIEpkAABIrdXdz4g497.png

然后Lanch SDK,新建一个空的工程:

o4YBAF9uH-2ASGTxAAC_s1bXKrQ584.png

在src文件下建一个c文件:

o4YBAF9uH-6AYonwAACW2pwVVlo534.png

c大家都知道,用到什么函数要将这个函数所在的文件添加到头文件,这类先把头文件添加进去:

#include
#include "xparameters.h"
#include "xil_io.h"
#include "sleep.h"
#include "xil_types.h"

Xinlin提供的读函数是Xil_Out32((BaseAddr) + (u32)(RegOffset)),写函数是Xil_Out32((BaseAddr) + (u32)(RegOffset), (u32)(Data)),读写都是相对于Master而言的,读当然是In,写当然是Out了。

前面我们提到了,读写是对我们定义的寄存器操作,我们这里8个led灯,只要用到寄存器0的低8位就可以了。既然要操作寄存器,肯定要知道寄存器的地址,所有设备的地址都放在bsp文件下的include文件里的xparameters.h文件里,并且以宏定义,方便调用:

o4YBAF9uH--ARMLvAAAWt2hh5Ns808.png

例如我们的自定义IP在这里,GPIO_Zhu,第一个是基地址,第二个是最高地址,:

pIYBAF9uH_GABZmoAABVlLGA_Hc177.png

寄存器0所在地址就是基地址,偏移量为0,因为我们定义的位宽是32位,4个字节,寄存器1所在地址就是基地址+4,依次类推。

这里我们让8个Led灯依次闪烁,1秒移动一次,并读取寄存器的数据打印到串口:
#include
#include "xparameters.h"
#include "xil_io.h"
#include "sleep.h"
#include "xil_types.h"

int main(){
u8 i=0;
u8 ledValue=0;
Xil_Out32(XPAR_GPIO_ZHU_V1_0_0_BASEADDR+0*4,0X00);
while(1){
for(i=0;i Xil_Out32(XPAR_GPIO_ZHU_V1_0_0_BASEADDR+0*4,1 ledValue=Xil_In32(XPAR_GPIO_ZHU_V1_0_0_BASEADDR+0*4);
xil_printf("ledValue=%x/r/n",ledValue); //打印到串口
sleep(1); //1s移动一次
}
i=0;
}
}

板子上电,连接好,以Debug方式运行:

o4YBAF9uH_eAeJ28AAaGfUhX_sY455.png

下载好后,打开串口:

o4YBAF9uH_iAVZnFAAAj1vfG5Aw199.png


o4YBAF9uH_qADLLuAABbqvT4jow911.png

点击开始运行:

pIYBAF9uH_uAaZY5AAB3EupWqSQ056.png

Led开始依次闪烁了!,并且在串口看到打印出的数据:

pIYBAF9uH_yAK8lHAABT0z28o6o501.png

至此,实验成功,开启了我们ARM+FPGA开发之路!以后可以尝试开发更复杂的系统。

编辑:hfy


声明:本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人,不代表电子发烧友网立场。文章及其配图仅供工程师学习之用,如有内容侵权或者其他违规问题,请联系本站处理。 举报投诉
  • Xilinx
    +关注

    关注

    71

    文章

    2153

    浏览量

    120796
  • AXI
    AXI
    +关注

    关注

    1

    文章

    127

    浏览量

    16570
收藏 人收藏

    评论

    相关推荐

    AMBA AXI4接口协议概述

    AMBA AXI4(高级可扩展接口 4)是 ARM 推出的第四代 AMBA 接口规范。AMD Vivado Design Suite 2014 和 ISE Design Suite 14 凭借半导体产业首个符合 AXI4 标准的
    的头像 发表于 10-28 10:46 103次阅读
    AMBA <b class='flag-5'>AXI</b>4接口协议概述

    实测52.4MB/s!全国产ARM+FPGA的CSI通信案例分享!

    高速AD数据的传输需求。开发难度低:CSI总线采用并行数据和控制信号分离方式,时序简单,FPGA端接口开发难度低。低成本:CSI总线采用并行
    发表于 07-17 11:25

    国产RK3568J基于FSPI的ARM+FPGA通信方案分享

    优势,亦可相互协作处理更复杂的问题。 ARM + FPGA常见的通信方式有PCIe、FSPI、I2C、SDIO、CSI等,今天主要介绍基于FSPI的ARM + FPGA通信方式。 FS
    发表于 07-17 10:50

    SoC设计中总线协议AXI4与AXI3的主要区别详解

    AXI4和AXI3是高级扩展接口(Advanced eXtensible Interface)的两个不同版本,它们都是用于SoC(System on Chip)设计中的总线协议,用于处理器和其它外设之间的高速数据传输。
    的头像 发表于 05-10 11:29 5588次阅读
    SoC设计中<b class='flag-5'>总线</b>协议<b class='flag-5'>AXI</b>4与<b class='flag-5'>AXI</b>3的主要区别详解

    FPGA通过AXI总线读写DDR3实现方式

    AXI总线由一些核心组成,包括AXI主处理器接口(AXI4)、AXI处理器到协处理器接口(AXI
    发表于 04-18 11:41 1179次阅读

    实测52.4MB/s!全国产ARM+FPGA的CSI通信案例分享!

    方式,时序简单,FPGA端接口开发难度低。   低成本:CSI总线采用并行传输方式,FPGA端使用资源少
    的头像 发表于 03-28 09:03 611次阅读
    实测52.4MB/s!全国产<b class='flag-5'>ARM+FPGA</b>的CSI通信案例分享!

    PCIe控制器(FPGA或ASIC),PCIe-AXI-Controller

    Transaction Layer的所有功能特性,不仅内置DMA控制器,而且具备AXI4用户接口,提供一个高性能,易于使用,可定制化的PCIe-AXI互连解决方案,同时适用于ASIC和FPGA
    的头像 发表于 02-21 15:15 768次阅读
    PCIe控制器(<b class='flag-5'>FPGA</b>或ASIC),PCIe-<b class='flag-5'>AXI</b>-Controller

    AMBA总线AXI设计的关键问题讲解

    首先我们看一下针对AXI接口的IP设计,在介绍之前我们先回顾一下AXI所具有的一些feature。
    的头像 发表于 02-20 17:12 1523次阅读
    AMBA<b class='flag-5'>总线</b>之<b class='flag-5'>AXI</b>设计的关键问题讲解

    国产RK3568J基于FSPI的ARM+FPGA通信方案分享

    近年来,随着中国新基建、中国制造 2025 规划的持续推进,单 ARM 处理器越来越难胜任工业现场的功能要求,特别是如今能源电力、工业控制、智慧医疗等行业,往往更需要 ARM + FPGA 架构
    的头像 发表于 01-29 15:13 2333次阅读
    国产RK3568J基于FSPI的<b class='flag-5'>ARM+FPGA</b>通信方案分享

    RK3568-ARM+FPGA通信案例开发手册 (一)

    RK3568-ARM+FPGA通信案例开发手册 (一)
    的头像 发表于 01-19 10:31 966次阅读
    RK3568-<b class='flag-5'>ARM+FPGA</b>通信案例<b class='flag-5'>开发</b>手册 (一)

    AXI总线协议总结

    由数据线、地址线、控制线等构成。 接口是一种连接标准,又常常被称之为物理接口。 协议是传输数据的规则。 1.简介 AXI4总线协议是 ARM 公司 提出的AMBA( Ad vanced Microcontroller Bus A
    的头像 发表于 12-16 15:55 731次阅读

    XILINX FPGA IPAXI Traffic Generator

    AXI Traffic Generator IP 用于在AXI4和AXI4-Stream互连以及其他AXI4系统外设上生成特定序列(流量)。
    的头像 发表于 11-23 16:03 2205次阅读
    XILINX <b class='flag-5'>FPGA</b> <b class='flag-5'>IP</b>之<b class='flag-5'>AXI</b> Traffic Generator

    FPGAIP核学习的正确打开方式

    本帖最后由 jf_25420317 于 2023-11-17 11:10 编辑 FPGA开发过程中,利用各种IP核,可以快速完成功能开发,不需要花费大量时间重复造轮子。 当我们面
    发表于 11-17 11:09

    Arm AMBA AXI-K规范中的一些功能更新

    Arm最近宣布推出了下一版本的Arm AMBA 5 AXI协议规范即AXI Issue K(AXI-K)。
    的头像 发表于 11-15 10:06 663次阅读

    基于ARM9平台和FPGA的1553B总线测试系统的设计与实现

    电子发烧友网站提供《基于ARM9平台和FPGA的1553B总线测试系统的设计与实现.pdf》资料免费下载
    发表于 11-08 10:10 0次下载
    基于<b class='flag-5'>ARM</b>9平台和<b class='flag-5'>FPGA</b>的1553B<b class='flag-5'>总线</b>测试系统的设计与实现