PCB设计技术：如何移除创建Groups组的Groups属性
对一些做好的模块进行创建Groups组的操作，方便我们进行模块复用、布局操作。我们创建了Groups组之后呢，这个属性会一直存在，我们是否可以将这个属性给去除掉，方便后期的布线操作与规划。因为添加了这个Groups组的属性以后，从这个模块走出的线会出现下面的小方块的现象，如图6-22所示，虽然不影响整体的性能，但是影响美观，所以呢，这里我们会讲解一下如何将已经创建好的Groups组进行打散的操作，具体操作如下：
图6-22 走线小方块示意图
第一步，需要将allegro软件的所有命令状态都结束，在左小角可以看到整个PCB工作状态，显示是Idle状态即可；
第二步，需要在Find面板中，所有的对象都不要选择，只需要选择Groups组即可，如图6-23所示；
图6-23 Find面板设置示意图
第三步，在PCB工作环境中，将鼠标放置到Groups组上，整个的一个模块就会呈现被选中的状态，如图6-24所示；
图6-24 PCB工作界面选中Groups组示意图
第四步，选中整个Groups组之后，点击鼠标右键，在下拉菜单中选择Disband group，这样这个Groups组就被打散了，去除了Groups组属性，如图6-25所示。
图6-25 打散Groups组操作示意图
编辑：hfy
声明：本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人，不代表电子发烧友网立场。文章及其配图仅供工程师学习之用，如有内容侵权或者其他违规问题，请联系本站处理。
举报投诉
-
pcb
+关注
关注
4316文章
22988浏览量
396115 -
allegro
+关注
关注
42文章
650浏览量
144945
发布评论请先 登录
相关推荐
热门PCB设计技术方案
。优秀的版图设计可以节约生产成本，达到良好的电路性能和散热性能。简单的版图设计可以用手工实现，复杂的版图设计需要借助计算机辅助设计(CAD)实现。下列是由小编我精心找的热门PCB设计技术方案，可以让你
发表于 12-16 13:55
时序约束之时钟组约束
vivado默认计算所有时钟之间的路径，通过set_clock_groups命令可禁止在所标识的时钟组之间以及一个时钟组内的时钟进行时序分析。 1.异步时钟组约束声明两时钟
发表于 09-21 12:40
Vivado在set_clock_groups之后无法应用ASYNC_REG属性
“ASYNC_REG”属性。当我使用set_clock_groups强制Vivado不检查这些路径时，我收到以下消息，表明它不能在同一个SLICE上放置两个FF！我不明白为什么？[约束18-1079]注册
发表于 11-05 11:31
PCB设计教程：Altium中怎么移除死铜（包括正片的和负片的）
PCB设计教程：Altium中怎么移除死铜（包括正片的和负片的）正片、在铜皮属性里将“Remove Dead Copper”的√去掉 负片、负片的铜皮都是自动避让，为了避免出现死铜和平面的割裂，应该拉开孔与孔的间距，或者在下图所
发表于 11-07 09:51
使用预测模型预测图片出现错误提示in_dims[1]:32 != filter_dims[1] * groups:3的解决方法
PaddlePaddle在使用预测模型预测图片的时候出现in_dims[1]32 != filter_dims[1]groups3错误
发表于 03-07 14:24
组hp8722d的数量是什么意思
嗨，有人可以帮助我理解触发器菜单中的选项*组数*。我应该这样理解：数字操作点801.组数= 5我将得到一个大小的测量数据（5 * 801 = 4005）谢谢你的帮助 以上来自于谷歌翻译 以下为原文
发表于 04-16 11:21
OrCAD技术有助缩短PCB设计
编辑器演变成的规则驱动PCB设计编辑工具。 OrCAD PCB Designer还包括自动布线程序和设计输入工具--SPECCTRA的OrCAD Capture。Capture为创建、编辑复杂、多层
发表于 07-07 09:06
Timing Groups and OFFSET Const
Timing Groups and OFFSET Constraints:
•Use the Constraints Editor to create groups of path
发表于 01-11 08:55
•4次下载
什么是 Users and Groups
什么是 Users and Groups
网络操作系统为提供安全性，要求所有用户必须在登录时键入他们的用户帐号名称和密码。用户在确认
发表于 02-23 11:33
•2681次阅读
什么是Users and groups (user priv
什么是Users and groups (user privilege)
用户和组（用户权限） Windows系统在启动时因为安全需要而检验计算机用户。但多个用户使用
发表于 02-23 13:39
•1100次阅读
FPGA自动符号生成节省PCB设计创建时间
FPGA的I / O优化提供了一个自动化的FPGA符号生成过程集成的原理图和PCB设计,节省天的PCB设计创建时间的整体质量和准确性,同时增加你的原理图符号。
微软宣布Office 365 Groups服务将更名为Microsoft 365 Groups
2014年，微软首次推出了Office 365 Groups服务，在Office 365中提供跨应用会员服务。通过Office 365 Groups，你可以选择一组你想合作的人，并轻松地为这些人设置一个资源集合。资源包括共享的O
PCB技术：Allegro中去除走线小方块的方法
走线出现小方块的示意图如下所示： 这种情况出现并不影响pcb生产以及布线的联通性，只是影响美观性能，去除的方法比较简单，这个是由模块复用以后，没有打散模块引起的。将模块的打散即可。操作如下: 首先
工商网监
评论