0
  • 聊天消息
  • 系统消息
  • 评论与回复
登录后你可以
  • 下载海量资料
  • 学习在线课程
  • 观看技术视频
  • 写文章/发帖/加入社区
会员中心
创作中心

完善资料让更多小伙伴认识你,还能领取20积分哦,立即完善>

3天内不再提示

射频板叠层结构及布线要求

Torex产品资讯 来源:RFID世界网 2020-09-27 10:33 次阅读

01

射频板叠层结构

RF PCB单板的叠层结构除了要考虑射频信号线的阻抗以外,还需要考虑散热、电流、器件、EMC、结构和趋肤效应等问题,通常我们在多层印制板分层及堆叠中遵徇以下一些基本原则: A) RF PCB的每层都大面积铺地,没有电源平面,RF布线层的上下相邻两层都应该是地平面。 即使是数模混合板,数字部分可以存在电源平面,但是 RF 区仍然要满足每层都大面积铺地的要求。
B) 对RF双面板来说,顶层为信号层,底层为地平面。 四层RF单板,顶层为信号层,第二层和第四层为地平面,第三层走电源、控制线。特殊情况在第三层可以走一些RF 信号线。更多层的RF单板,以此类推。 C) 对于RF背板来说,上下两表面层都是地面,为了减小过孔及连接器的引起的阻抗不连续性,第二、三、四、五层走数字信号。 而其它靠底面的带状线层都是 底面 信号层。同样,RF 信号层上下相邻两层该是地面,每层都应该大面积铺地。
D) 对于大功率、大电流的射频板应该将RF 主链路放置到顶层并且用较宽的微带线连接。 这样有利于散热和减小能量损耗,减少导线腐蚀误差。
E) 数字部分的电源平面应靠近接地平面,并且安排在接地平面之下。 这样可以利用两金属平板间的电容作电源的平滑电容,同时接地平面还对电源平面上分布的辐射电流起到屏蔽作用。 具体叠层方法和平面分割要求可以参照EDA 设计部颁布的《20050818 印刷电路板设计规范——EMC 要求》,以网上标准为准。

02

射频板布线要求

2.1 转角

射频信号走线如果走直角,拐角处的有效线宽会增大,阻抗不连续而引起反射。故要对转角进行处理,主要为切角和圆角两种方法。 (1) 切角适用于比较小的弯角,切角的适用频率可达10GHz。

(2) 圆弧角的半径应足够大,一般来说,要保证:R>3W。

2.2 微带线布线

PCB顶层走射频信号,射频信号下面的平面层必须是完整的接地平面,形成微带线结构。要保证微带线的结构完整性,有以下要求: (1) 微带线两边的边缘离下方地平面边缘至少要有3W 宽度。且在3W 范围内,不得有非接地的过孔。
(2) 微带线至屏蔽壁距离应保持为2W 以上。(注:W 为线宽)。
(3) 同层内非耦合微带线要做包地铜皮处理并在地铜皮上加地过孔,孔间距小于λ/20,均匀排列整齐。 地铜箔边缘要光滑、平整、禁止尖锐毛刺。建议包地铜皮边缘离微带线边缘大于等于1.5W的宽度或者3H的宽度,H 表示微带衬底介质的厚度。
(4) 禁止 RF 信号走线跨第二层的地平面缝隙。

2.3 带状线布线

射频信号有时要从PCB的中间层穿过,常见的为从第三层走,第二层和第四层必须是完整的接地平面,即偏心带状线结构。应保证带状线的结构完整性须要求:
(1) 带状线两边的边缘离上下地平面边缘至少3W宽度,且在3W范围内,不得有非接地的过孔。
(2) 禁止RF带状线跨上下层的地平面缝隙。
(3) 同层内带状线要做包地铜皮处理并在地铜皮上加地过孔,孔间距小于λ/20,均匀排列整齐。地铜箔边缘要光滑、平整、禁止尖锐毛刺。 建议包地铜皮边缘离带状线边缘大于等于1.5W的宽度或者3H的宽度,H 表示带状线上下介质层总厚度。
(4) 如果带状线要传输大功率信号,为了避免50欧姆线宽过细,通常要将带状线区域的上下两个参考平面的铜皮做挖空处理,挖空宽度为带状线的总介质厚度的5倍以上,如果线宽仍然达不到要求,则再将上下相邻的第二层参考面挖空。

声明:本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人,不代表电子发烧友网立场。文章及其配图仅供工程师学习之用,如有内容侵权或者其他违规问题,请联系本站处理。 举报投诉
  • 连接器
    +关注

    关注

    98

    文章

    14488

    浏览量

    136451
  • 布线
    +关注

    关注

    9

    文章

    771

    浏览量

    84325
  • 射频板
    +关注

    关注

    0

    文章

    5

    浏览量

    6658

原文标题:细数射频板叠层结构以及布线要求

文章出处:【微信号:gh_454737165c13,微信公众号:Torex产品资讯】欢迎添加关注!文章转载请注明出处。

收藏 人收藏

    评论

    相关推荐

    HDI的结构设计

    在现代电子制造领域,高密度互连(HDI)技术已成为推动电子产品向更小型化、更高性能发展的关键因素。HDI技术的核心在于其独特的构设计,这不仅极大地提升了电路的空间利用率,还显著增强了电气性能和信号完整性。
    的头像 发表于 10-28 14:18 323次阅读
    HDI的<b class='flag-5'>叠</b><b class='flag-5'>层</b><b class='flag-5'>结构</b>设计

    如何根据贴片电感参数进行选型

    如何根据贴片电感参数进行选型 gujing 编辑:谷景电子 对于大部分电子设备来说,贴片电感的选择是一个特别重要的部分,它直接影响到电路的性能和稳定性。即使我们已经在多篇文章中
    的头像 发表于 10-18 19:14 190次阅读

    一文详解九PCB结构

    PCB电路是一种多层电路,具有复杂的结构和高性能特点。今天捷多邦就与大家一起拆解九
    的头像 发表于 07-26 14:49 642次阅读

    一文让你了解PCB六布局

    是电路设计中的重要环节,这种结构可以有效地减少信号串扰和电磁干扰,提高电路的性能,也直接影响到电路
    的头像 发表于 07-23 11:36 1437次阅读

    PCB多层为什么都是偶数?奇数不行吗?

    因素: PCB设计为偶数的原因 1. 生产工艺: SMT贴片工厂通常使用双面覆铜的核心板材,这意味着电路的导电平面通常保存在双面覆铜的芯
    的头像 发表于 07-03 09:36 532次阅读

    ROGERS高频阻抗设计要求有哪些?

    为何4 ROGERS高频阻抗设计需要用到如下图? 正常4在压合的时候是使用2/3
    的头像 发表于 05-24 18:33 1956次阅读
    ROGERS高频<b class='flag-5'>板</b>阻抗设计<b class='flag-5'>要求</b>有哪些?

    谷景揭秘贴片电感精度是不是越高越好

    个重要参数。那么,对于贴片电感来说,精度等级是不是越高越好呢?今天我们就来大致讨论一下这个话题。 我们在做贴片电感选型的时候,都会考虑精度等级的
    的头像 发表于 05-15 15:48 314次阅读

    钙钛矿电池:Topcon与HJT底电池性能对比研究

    异质结电池结构相比Topcon 电池本身更适合: 因为钙矿电池与异质结电池进行,异质结电池表面本身就是 TCO,异质结电池的产线无需
    发表于 03-27 10:42 1743次阅读
    钙钛矿<b class='flag-5'>叠</b><b class='flag-5'>层</b>电池:Topcon与HJT底电池性能对比研究

    多层PCB的基本结构 多层PCB提高电路布线密度的优势简析

    多层PCB由多层导电材料(通常是铜箔)和绝缘材料(如FR4)交替堆叠而成。通过在这些之间钻孔并填充导电材料,可以形成连接不同的导电路径,即所谓的“过孔”(via)。这种设计使得电路可以在三维空间中布局,大大提高了
    的头像 发表于 03-01 11:27 1391次阅读

    PCB结构与阻抗计算笔记分享

    1.PCB结构与阻抗计算1.1.Core和PPPCB由Core和Prepreg(半固化片)组成。Core是覆铜板(通常是FR4—玻璃纤维&环氧基树脂),Core的上下表面之间填充的是固态
    的头像 发表于 01-25 17:15 1.2w次阅读
    PCB<b class='flag-5'>叠</b><b class='flag-5'>层</b><b class='flag-5'>结构</b>与阻抗计算笔记分享

    PCB设计优化ESD性能设计

    良好的PCB设计能够为高速信号回流提供完整的路径,缩小信号环路面积,降低信号耦合静电放电噪声干扰的能力。良好的PCB设计可以降低参考地平面寄生电感,减小静电放电时高频电流流过地
    发表于 01-19 10:00 581次阅读
    PCB<b class='flag-5'>叠</b><b class='flag-5'>层</b>设计优化ESD性能设计

    PCB设计示例详解

    对于两来说,由于板层数量少,已经不存在的问题。控制EMI辐射主要从布线和布局来考虑;单层
    发表于 01-03 15:06 365次阅读

    各种结构的PCB图内部架构设计

    今天画了几张多层PCB电路内部结构图,用立体图形展示各种结构的PCB图内部架构。
    发表于 01-02 10:10 883次阅读
    各种<b class='flag-5'>叠</b><b class='flag-5'>层</b><b class='flag-5'>结构</b>的PCB图内部架构设计

    DDR电路的与阻抗设计!

    在8通孔设计中,顶层信号 L1 的参考平面为 L2,底层信号 L8 的参考平面为 L7。 建议层叠为TOP-Gnd-Signal-Power-Gnd-Signal-Gnd-Bo
    发表于 12-25 13:48

    DDR电路的与阻抗设计

    在8通孔设计中,顶层信号 L1 的参考平面为 L2,底层信号 L8 的参考平面为 L7。 建议层叠为TOP-Gnd-Signal-Power-Gnd-Signal-Gnd-Bo
    发表于 12-25 13:46