0
  • 聊天消息
  • 系统消息
  • 评论与回复
登录后你可以
  • 下载海量资料
  • 学习在线课程
  • 观看技术视频
  • 写文章/发帖/加入社区
会员中心
创作中心

完善资料让更多小伙伴认识你,还能领取20积分哦,立即完善>

3天内不再提示

首个带有“综合”DSP的RISC-V内核支持Linux

触·电 2020-10-10 14:57 次阅读

Andes公司推出了Linux友好型A25 CPU内核的新A25MP和AX25MP版本,这些内核被称为是首个带有“综合” DSPRISC-V内核。1GHz以上的内核提供了缓存一致性,并支持SMP和多达四核设计。


在台湾RISC-V研讨会上,Andes技术公司宣布了其Linux友好型,兼容RISC-V ISA的第二代A25(32位)和AX25(64位)CPU内核。Andes说,32位,28nm的A25MP和64位AX25MP是首批具有全面DSP指令扩展功能的商业RISC-V内核。与早期的A25代(请参阅下文)不同,它们也是第一个提供缓存一致性以支持多核和多处理器支持的产品。但是,最初的产品将是单核设计。


A25MP / AX25MP DSP(数字信号处理器)ISA基于Andes捐赠给RISC-V基金会的RISC-V P扩展草案(PDF)。台湾的Andes公司说,DSP在加速语音,音频和图像处理方面特别有用。该公司还指出了“增强人工智能和高级驾驶员辅助系统(ADAS)等应用程序的功能”。


与该公司的编译器,DSP库和模拟器一起使用时,A25MP / AX25MP DSP“在PNET中为MtCNN(多任务级联卷积网络)人脸检测和对齐算法提供了超过7倍的加速,” Andes说。DSP还据称在CIFAR10图像分类基准上提供了“数量级性能提升”,用于训练机器学习计算机视觉算法。


andes_diagram.jpg

适用于Linux的A25 / AX25芯片的安第斯山脉CPU IP生态系统


andes_a25_arch.jpg

体系结构图构成了新A25MP和AX25MP的基础


SoC设计人员可以使用DSP ISA升级其现有的,具有Linux功能的A25和AX25芯片,Andes说。此外,安第斯山脉宣布了不具备Linux功能的32位D25F处理器,“这是不带MMU和S模式支持的A25”,它还提供了DSP ISA。该公司表示,所有安第斯山脉的新处理器IP都“享受25系列处理器相同的有效基准管线以及用于定制指令设计的强大ACE工具”。

Andes公司早期的A25和AX25


在2018年10月,提供广泛的类似于MCU的RISC处理器的安第斯山脉(Andes)宣布了其首个具有开源RISC-V ISA的内核。其中包括其微小的,非Linux兼容的N22和N25系列内核以及其首个Linux就绪的RISC-V IP:32位A25和64位AX25。


新的启用了DSP和多核的A25MP和AX25MP尚无文档,但它们可能会提供类似的单核非DSP A25和AX25上的所有功能。与Andes的基于RISC-V的N22和N25系列内核以及早期的非RISC-V部件一样,A25系列也是AndesCore系列的一部分,该系列“采用RISC-V作为第五代产品的子集” AndeStar V5体系结构。


A25和AX25看起来几乎完全相同,只是它们的32位和64位体系结构不同。Andes说,64位AX25支持需要访问地址空间超过4GB的高性能嵌入式应用程序。我们在比较规格表时看到的唯一区别是64位AX25在0.174平方毫米处相对于0.147平方毫米更大,而在22uW / MHz处则比17吸收更大的动态功率。


A25和AX25采用与新的多核DSP型号相同的台积电28nm HPC +工艺制造,具有5级流水线并支持高达1.2GHz,3.5 CoreMark / MHz的性能。该处理器设计支持单精度和双精度浮点指令,半精度加载/存储,以及针对基于Linux的应用程序的MMU和Supervisor模式(S模式)。


A25和AX25提供分支预测,指令和数据缓存,用于低延迟访问的本地存储器以及对L1存储器软错误保护的ECC支持。其他功能包括PLIC和向量中断,AXI 64位或AHB 64/32位总线,以及用于低功耗和电源管理的PowerBrake和WFI模式。


开发工具包括AndeSight IDE,用于ACE的“ COPILOT”工具以及JTAG和ICE调试。Andes为某些AndesCore IP提供了AndesShape硬件开发平台,但到目前为止,这些都不支持A25系列。


SoC设计人员似乎可以使用A25和AX25 IP,但是目前尚不清楚是否有任何基于A25的SoC交付。今年1月,该公司宣布,2018年内核已交付10亿片SoC,累计总计35亿片。但是,大多数(如果不是全部)都不使用RISC-V。


其他Tuxified RISC-V芯片


A25内核家族加入了少量已发布的Linux就绪RISC-V内核,这些内核主要来自SiFive。该公司已将其内核扩展为对Linux友好的Freedom U540 SoC,并宣布了下一代U74和U74-MC设计。


MicrochipMicrosemi部门宣布了部分基于SiFive的U54-MC内核的Linux友好型PolarFire SoC。它被称为世界上第一个RISC-V FPGA SOC。Shakti芯片是另一款受Linux支持的RISC-V芯片,该芯片部分由印度政府资助。


Andes Technology没有为新的A25MP和AX25MP RISC-V内核提供可用性信息

声明:本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人,不代表电子发烧友网立场。文章及其配图仅供工程师学习之用,如有内容侵权或者其他违规问题,请联系本站处理。 举报投诉
  • dsp
    dsp
    +关注

    关注

    552

    文章

    7962

    浏览量

    348194
  • cpu
    cpu
    +关注

    关注

    68

    文章

    10824

    浏览量

    211087
  • Linux
    +关注

    关注

    87

    文章

    11219

    浏览量

    208872
  • ADS1255
    +关注

    关注

    0

    文章

    16

    浏览量

    11799
  • DSP芯片
    +关注

    关注

    9

    文章

    144

    浏览量

    29937
  • 数字信号处理器

    关注

    5

    文章

    456

    浏览量

    27327
收藏 人收藏

    评论

    相关推荐

    谷歌终止官方支持RISC-V坎坷的安卓适配之路

    电子发烧友网报道(文/周凯扬)我们看到随着更多RISC-V内核具备运行Linux系统的高性能,加之开源社区的不懈努力,RISC-V对于各种Linux
    的头像 发表于 05-12 08:04 3220次阅读
    谷歌终止官方<b class='flag-5'>支持</b>?<b class='flag-5'>RISC-V</b>坎坷的安卓适配之路

    RISC-V发展及FPGA厂商为什么选择RISC-V

    SiFive U54/S51 内核组成的集群(四个支持 Linux,一个“real-time”),根据FPGA等级分别以 600 或 666 MHz 运行,基本上是 FPGA 中降级的 HiFive Unleashed。 所以
    的头像 发表于 11-11 10:24 152次阅读
    <b class='flag-5'>RISC-V</b>发展及FPGA厂商为什么选择<b class='flag-5'>RISC-V</b>

    RISC-V内核是如何与FPGA内核进行资源共享的?

    我们知道RISC-V内核支持的精简指令集,FPGA又是要求性能相对比较高的模块,这两者在同一个产品中可否共存?若能,两者的资源又是通过哪些接口进行传输共享的呢?
    发表于 10-27 17:05

    加入全球 RISC-V Advocate 行列,共筑 RISC-V 的未来 !

    加入RISC-VAdvocate行列!我们正在寻找来自世界各地的RISC-V爱好者,通过全球推广和参与,成为支持RISC-V进步的关键参与者。作为一名
    的头像 发表于 09-10 08:08 306次阅读
    加入全球 <b class='flag-5'>RISC-V</b> Advocate 行列,共筑 <b class='flag-5'>RISC-V</b> 的未来 !

    RISC-V Summit China 2024 | 青稞RISC-V+接口PHY,赋能RISC-V高效落地

    RISC-V内核+接口底层根技术”的自研体系,深度剖析了全栈研发模式在推动RISC-V应用落地上的原生优势。 青稞RISC-V将芯片技术自主进一步深入到
    发表于 08-30 17:37

    rIsc-v的缺的是什么?

    通过软件模拟或复杂的指令序列来实现一些高级功能,这可能会增加执行时间和功耗。 2. 生态系统支持不足 软件和工具链的可用性:尽管RISC-V社区在快速发展,但与成熟的ARM等架构相比,其生
    发表于 07-29 17:18

    Linux 6.10集成RISC-V更新,支持Rust编程语言

    本次补丁升级中,Linux内核进一步扩展了对应于RISC-V架构的Rust编程语言支持。在此之前,Rust已可应用在x86_64、龙芯LoongArch以及ARM64等多种架构之上。
    的头像 发表于 05-23 17:16 895次阅读

    算能全系列RISC-V处理器进入PLCT实验室6.6内核维护工程

    Linux内核6.6LTS分支的升级并进行长期维护;与此同时,继续推动算能RISC-V相关补丁进入Linux内核上游(upstream)。
    的头像 发表于 05-22 08:33 875次阅读
    算能全系列<b class='flag-5'>RISC-V</b>处理器进入PLCT实验室6.6<b class='flag-5'>内核</b>维护工程

    RISC-V有哪些优点和缺点

    和使用其代码。这种开放性促进了全球范围内的创新与合作,有助于推动RISC-V生态系统的快速发展。 模块化设计:RISC-V支持模块化可配置的子集,使得开发者可以根据具体的应用需求进行灵活定制。这种
    发表于 04-28 09:03

    RISC-V有哪些优缺点?是坚持ARM方向还是投入risc-V的怀抱?

    、修改和使用其代码。这种开放性促进了全球范围内的创新与合作,有助于推动RISC-V生态系统的快速发展。 模块化设计 :RISC-V支持模块化可配置的子集,使得开发者可以根据具体的应用需求进行灵活定制
    发表于 04-28 08:51

    国产RISC-V MCU推荐

    RISC-V内核支持双精度浮点运算及强大的DSP扩展,HPM6750旗舰型号双核主频高达816MHz,创下了高达9220 CoreMark和高达4651 DMIPS的MCU性能新记录
    发表于 04-17 11:00

    瑞萨电子推出采用自研RISC-V CPU内核的通用32位MCU

    2024 年 3 月 26 日,中国北京讯 - 全球半导体解决方案供应商瑞萨电子(TSE:6723)今日宣布率先在业内推出基于内部自研CPU内核构建的通用32位RISC-V微控制器(MCU
    发表于 03-30 22:08

    瑞萨推出采用自研CPU内核的通用32位RISC-V MCU 加强RISC-V生态系统布局

    瑞萨推出采用自研CPU内核的通用32位RISC-V MCU 加强RISC-V生态系统布局 RISC-V MCU为开发人员带来低功耗、高性能的全新选择以及全面工具链
    发表于 03-28 19:00 498次阅读

    新闻快讯 | 瑞萨推出第一代32位RISC-V CPU内核

    新闻快讯 全球半导体解决方案供应商瑞萨电子(TSE:6723)宣布成功设计、测试并推出基于开放标准RISC-V指令集架构(ISA)的32位CPU内核。瑞萨作为业内首个为32位通用RISC-V
    的头像 发表于 12-08 11:40 526次阅读

    RISC-V内核突破百亿颗 RVV1.0如何解锁端侧AI市场应用潜能

    ”(南湖)开源高性能RISC-V处理器内核,其性能已超过ARM A76;阿里平头哥发布的首个自研RISC-V AI平台,支持运行170余个主
    发表于 12-01 13:17