基于ZCU106单板的功耗优化
作者：付汉杰，hankf@xilinx.com，文章转载自：博客园
不同使用场景，对芯片的性能和功耗要求不一样。为了测试Xilinx MPSoC PS侧的最低功耗，基于ZCU106单板做了功耗优化。为了方便，使用最简单的软硬件环境。软件使用死循环做串口打印，硬件保留了如下模块。
A. A53 0
B. QSPI flash Dual Parallel
C. I2C 0/1
D. PMU
E. UART 0
F. GPIO MIO
G. SWDT 0/1
H. TTC 0/1/2/3
I. DDR 16-bit
J. DPLL/RPLL
在关闭其他外设，尽可能降低各个模块的频率后，FPD功耗是447mw，LPD是136mw。作为对比，Vivado使用ZCU106单板建立工程，使用默认设置，FPD功耗是1452mw，LPD是339mw。可以看到，新设计节省了相当大的功耗。当然，具体的产品使用场景，可能有性能和功能要求。能达到什么效果，还需要根据产品要求再做评估。
优化后的功耗
优化前的功耗
责任编辑：xj
原文标题：【资深工程师分享】ZCU106 MPSoC 功耗优化
文章出处：【微信公众号：FPGA开发圈】欢迎添加关注！文章转载请注明出处。
声明：本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人，不代表电子发烧友网立场。文章及其配图仅供工程师学习之用，如有内容侵权或者其他违规问题，请联系本站处理。
举报投诉
-
Xilinx
+关注
关注
71文章
2163浏览量
120975 -
单板
+关注
关注
0文章
28浏览量
10938 -
MPSoC
+关注
关注
0文章
198浏览量
24246
原文标题：【资深工程师分享】ZCU106 MPSoC 功耗优化
文章出处：【微信号：FPGA-EETrend，微信公众号：FPGA开发圈】欢迎添加关注！文章转载请注明出处。
发布评论请先 登录
相关推荐
AMD/Xilinx Zynq® UltraScale+ ™ MPSoC ZCU102 评估套件
架构的 Mali-400 MP2 图形处理单元。该套件的 ZCU102 板支持所有主要外设和接口，支持许多应用的开发。 特征 针对使用 Zynq Ultrascale+ MPSoC 的快速应用原型设计进行了优化 DDR4 SODIMM – 4GB 64 位，带 ECC 连
如何优化单片机项目的功耗
在现代电子设计中，功耗优化已成为一个不可忽视的重要议题。对于单片机（MCU）项目而言，功耗不仅关系到产品的能效比，还直接影响到电池寿命和热管理。 硬件层面的功耗
Multi-Scaler IP的Linux示例以及Debug(上)
本篇文章介绍了在 ZCU106 上创建 Video Multi-Scaler IP 的 AMD Vivado™ Design Tool 和 Petalinux 工程；在 ZCU106 上 Run 生成的 Image，并测试生成的图像文件，以及常见问题的 Debug。
单板设计中的EMC优化策略
和成本。为解决这一问题，赛盛技术开设课程，帮助研发人员从单板设计初期就避免EMI和EMS问题，包括PCB布局、EMC元器件使用、地的隔离与分割，以及时钟、电源和接口
蓝牙模块功耗优化技术研究
优化技术的研究具有重要意义。 蓝牙版本迭代与功耗改进 蓝牙技术的不断发展为功耗优化提供了有力支持。从蓝牙1.0到蓝牙5.0，每个版本的迭代都在不断降低
单板上时钟的注意事项 单板上时钟晶体下面铺地的好处
单板上时钟的注意事项 单板上时钟晶体下面铺地的好处 单板上时钟是指将时钟晶体组件直接铺装在电路板上，这种设计方案在电子设备中广泛应用。在介绍单板上时钟的注意事项之前，让我们先了解一下为
zcu102和zcu104有什么区别
ZCU102与ZCU104是赛灵思（Xilinx）推出的两款高性能嵌入式开发平台，用于开发和验证高性能应用程序。虽然它们都具备卓越的性能和功能，但在一些方面存在一些差异。下面将详细介绍ZCU
工商网监
评论