0
  • 聊天消息
  • 系统消息
  • 评论与回复
登录后你可以
  • 下载海量资料
  • 学习在线课程
  • 观看技术视频
  • 写文章/发帖/加入社区
会员中心
创作中心

完善资料让更多小伙伴认识你,还能领取20积分哦,立即完善>

3天内不再提示

片上网络(NoC)技术的挑战在哪里?

我快闭嘴 来源:贤集网 作者:贤集网 2020-10-27 10:44 次阅读

嵌入式电子设计社区内部发生了许多颠覆性的变化,这给开发人员带来了创建下一代高级数字IC的压力。下一代微控制器ASICFPGA在某种程度上都是片上系统(SoC),具有多个内核和高级功能。

这意味着使用片上网络(NoC)确保数据在块之间的芯片周围有效移动至关重要。如果没有适当的片上通信解决方案,任何给定的芯片都将需要更多的内存才能有效地运行而没有延迟,这不符合成本效益。芯片之间需要高速宽带数据流的每个部分都应尽可能靠近放置,但是如果没有适当的总线设置,处理器的性能将会受到影响。

除了来自片外存储器的数据之外,还需要一个复杂的互连网络来在块之间路由数据流量。这可能意味着十几层的水平互连,以及这些层之间的许多垂直连接。所有这些必须在NoC内进行动态控制,并具有缓冲功能,以根据需求的变化来平滑和优化数据流,例如当两个IP块使用相同的内存时。

我们最近与Sondrel的NoC专家Anne-FrançoiseBrenton坐了下来。该公司被称为跨多个终端市场的高质量IC设计提供商,提供从系统到芯片供应的统包服务。

现在当我们谈论数字芯片设计中涉及的问题时,无论大小,可以很容易地说,这一切都在NoC中了,但这意味着什么呢?这对设计师有何影响?

好的。因此,在SoC中,您拥有处理器或图形引擎以及SPI(无论您想到什么接口),它们都在这种大型SoC上。您可以将它们视为乐高积木。不幸的是,他们的足迹不一样,而且彼此之间的交谈也不是很好。因此,在所有这些块之间都需要一些东西,这将有助于信息CPU到各个IP块的传输,以控制这些IP,以及从IP到内存的传输数据。因此它们在中间互连,从一个块中获取信息,然后将其传输到另一个。它还负责格式的更改,例如协议和频率。

如果在授权的芯片通信中它具有芯片间或芯片内部的功能,那么SoC将会极大地扩展,但是我们已经有一段时间了SoC?

是。因此,在过去,当我20多年前开始工作时,您就已经进行了非常本地化的数据传输,因此通信实际上是点对点的。您可以使用一组电线和多路复用器轻松完成此操作。但是随着芯片复杂性的增加,您需要考虑性能要求,并能够在布局图上布置所有这些门,以便进行制造过程。

中间的图层可以被视为非常简单,就像一个交通信号灯一样。但是,一旦您获得了许多其他IP块,它就会变得更加混乱。您需要尝试从SoC平面图的一个角落转到各个地方。您需要注意频率限制,一些时序限制和技术规则,同时保持应用程序所需的性能。因此,对于每个给定的SoC而言,这都是独一无二的,与某种技术相比,这是独一无二的。而且必须在战术上真正做到。

那么,那时NoC的挑战在哪里?

您需要保持性能,因此需要获得有关IP块本身,它们将产生什么流量以及需要什么样的带宽以在SoC中维持的大量信息。您需要能够对这些流量进行建模,并确保对于具有所有这些流通过互连并行的给定用例,将满足性能。

然后转到实施,即物理实施。在这里,您发现了一系列新的挑战,因为您有一段路要走,而且您需要发射一个频率,所以您有时序约束,这在大型SoC上非常严峻。然后,返回到电路板和设计(NoC),以满足与裸片上IP位置相关的布局约束。

因此,挑战在于您需要首先拥有NoC才能开始集成,因为所有IP都将被插入。。.这就像一块固定的板子。 因此,您需要将所有IP都插入此主干。您的NoC设计到最后一刻,以确保您能够放置和布线完整的SoC。

现在,Sondrel如何将他们的增值放在这一挑战中,从而为工程师提供解决方案?

它贯穿整个链条,因此在项目初期,您需要一名架构师,以帮助客户定义产品,了解他们想要的性能,从而可以实施该产品。我们需要使用高级模型进行早期仿真,以了解让所有这些IP块(例如共享一个内存)是否有意义。

我们拥有能够进行此早期分析的人员。然后,当您证明它可以工作时,可以进行更精确的验证,其中您将RTL描述用于互连。但是您仍在使用一些流量建模来确保您的平台能够正常工作。

使用完整的SoC RTL进行的最终性能验证将需要使用特定的客户软件,但这几乎从来没有准备就绪。因此,您需要继续使用建模平台,但是在这里,我们将真正的RTL用于SoC主干网。这种对性能至关重要的路径通常是NoC,以及任何性能IP(例如DDR控制器),但可能包括低级缓存或我们需要验证其对内存性能要求的任何可用特定IP。

因此,一旦有了用于该SoC的RTL,就可以在仍然使用IP的理论带宽描述的同时拥有此性能验证元素。因此,这告诉您骨干网没有引入性能瓶颈。然后进入实施阶段,在每个阶段,我们都可以回顾一下以确保保持性能,这是关键。

好的。那么,如何将它们绑在一起呢?您在哪里协助公司?你知道我的意思?就像,我是一名工程师,正在整合我的SoC。我打电话给你,我们从那里去哪里?您如何引导工程师完成整个过程,以帮助他们在自己的解决方案中实施解决方案?

因此,我们需要帮助您了解需求或客户考虑的用例类型。我们需要将此描述转换为带宽和许可要求。然后,我们配置建模环境,并与客户紧密合作,以根据他们的期望查看建模结果。

然后,使用互连提供程序技术,您可以快速生成FTL,然后开始更精确的性能验证过程。团队实际上是在尝试以更自然的方式从客户那里获取所有信息。并将其转换为精确的参数和输入以生成互连。一旦有了这些,那么您当然就会拥有要考虑到每个技术参数的规格,并交给SoC团队。技术节点,布局的大小,块的大小。而且,我们会尽力而为,但始终以性能验证作为判断力。保持所需的性能。
责任编辑:tzh

声明:本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人,不代表电子发烧友网立场。文章及其配图仅供工程师学习之用,如有内容侵权或者其他违规问题,请联系本站处理。 举报投诉
  • 微控制器
    +关注

    关注

    48

    文章

    7644

    浏览量

    151844
  • 芯片
    +关注

    关注

    456

    文章

    51126

    浏览量

    426097
  • soc
    soc
    +关注

    关注

    38

    文章

    4196

    浏览量

    218769
  • NoC
    NoC
    +关注

    关注

    0

    文章

    38

    浏览量

    11752
收藏 人收藏

    评论

    相关推荐

    网络跳线用在哪里

    网络跳线(也称为Patch Cord或成品网线)在网络连接中扮演着至关重要的角色。它主要用于连接设备、交换机、路由器等网络设备,以便实现设备之间的数据传输和通信。以下是对网络跳线应用场
    的头像 发表于 11-22 09:48 340次阅读

    智慧灯杆到底“智慧”在哪里?条形智能为您专业解读 AI灯杆屏

    智慧灯杆到底“智慧”在哪里?条形智能为您专业解读 AI灯杆屏
    的头像 发表于 11-14 13:51 235次阅读
    智慧灯杆到底“智慧”<b class='flag-5'>在哪里</b>?条形智能为您专业解读 AI灯杆屏

    贴片电容与贴片电阻的本质差异在哪里

    贴片电容与贴片电阻的本质差异在哪里
    的头像 发表于 08-27 15:51 423次阅读
    贴片电容与贴片电阻的本质差异<b class='flag-5'>在哪里</b>?

    开芯院发布全球首个开源大规模上互联网络IP“温榆河”

    2024年5月21日,北京开源芯片研究院(简称“开芯院”)通过线上会议的方式,向会员单位正式发布了全球首个开源大规模上互联网络(NetworkonChip,NoC)IP——研发代号“温榆河”。这一
    的头像 发表于 06-04 08:37 11.8w次阅读
    开芯院发布全球首个开源大规模<b class='flag-5'>片</b>上互联<b class='flag-5'>网络</b>IP“温榆河”

    使用FreeRTOS创建的DHCP线程里面的DHCP是在哪里定义的?

    请教下,使用 FreeRTOS 创建的 DHCP 线程里面的 DHCP 是在哪里定义的,貌似没有找到 ? FreeRTOS 版本 v9.0.0 具体如下: // 创建 DHCP 线程 void
    发表于 04-30 07:34

    ​浅析上网络NoC技术的发展及其给高端FPGA带来的优势

    在摩尔定律的推动下,集成电路工艺取得了高速发展,单位面积上的晶体管数量不断增加。
    的头像 发表于 04-02 11:46 1511次阅读
    ​浅析<b class='flag-5'>片</b><b class='flag-5'>上网络</b>(<b class='flag-5'>NoC</b>)<b class='flag-5'>技术</b>的发展及其给高端FPGA带来的优势

    AMD Versal AI Edge自适应计算加速平台之PL通过NoC读写DDR4实验(4)

    Versal的DDR4是通过NoC访问,因此需要添加NoC IP进行配置。
    的头像 发表于 03-22 17:18 2448次阅读
    AMD Versal AI Edge自适应计算加速平台之PL通过<b class='flag-5'>NoC</b>读写DDR4实验(4)

    FPGA领域NoC硬件架构下的应用

    交换机根据所选拓扑采用在网络节点之间路由信号的任务。请注意,NoC 的架构假设使用了一个相当强大的开关,这将提供最低水平的延迟(最多纳秒)。
    发表于 03-22 12:23 793次阅读
    FPGA领域<b class='flag-5'>NoC</b>硬件架构下的应用

    TouchGFX为啥连不上网络的原因?怎么解决?

    TouchGFX为啥连不上网络啊,都没有例子???
    发表于 03-08 06:33

    上网络初探:基础概念与入门指南

    之前的芯片设计比较简单,往往只需要总线就可以实现基本功能,但是随着芯片复杂度的提升,对总线的竞争变得越来越显著,会使得总线很快饱和,为了解决这总问题,仲裁器,分离事务传输等方法引入了上总线系统,例如axi协议,metrix等。
    的头像 发表于 03-07 11:40 886次阅读

    AMD Versal AI Edge自适应计算加速平台之Versal介绍(2)

    Versal 包含了 Cortex-A72 处理器和 Cortex-R5 处理器,PL 端可编程逻辑部分,PMC 平台管理控制器,AI Engine 等模块,与以往的 ZYNQ 7000 和 MPSoC 不同,Versal 内部是通过 NoC
    的头像 发表于 03-06 18:12 1529次阅读
    AMD Versal AI Edge自适应计算加速平台之Versal介绍(2)

    rtthread stdio在哪里开启呢?

    以前使用MDK可以在设置里打开浮点运算单元,rtthread stdio在哪里开启呢?
    发表于 03-05 08:05

    请问节点上蓝牙网状网络的信息保存在哪里

    另一个带有 “Mesh Demo Dimmer Self Config” 示例的目标时,它必须保存网络数据。 但是,我想知道它保存在哪里,以及哪个函数负责保存数据。 我已经搜索过它,但我 CAN找不到它。 当 “网状演示嵌入式配置器” 连接到
    发表于 03-01 08:09

    光纤技术的进步方向在哪里?19芯光纤是世界上最快的吗?

    光纤技术的进步方向在哪里?高速光通讯牵引力度大。
    的头像 发表于 02-22 10:43 775次阅读

    如何通过Jlink查看GD32芯片跑飞后程序死在哪里

    相信小伙伴们都会遇到这样的场景:芯片程序跑着跑着就异常了,这个时候又不能仿真,因为一旦仿真程序就会重新download,异常现象就消失了。现在就来教大家如何使用Jlink仿真器去查看GD32芯片跑飞后程序死在哪里
    的头像 发表于 01-26 09:49 2739次阅读
    如何通过Jlink查看GD32芯片跑飞后程序死<b class='flag-5'>在哪里</b>?