DesignWare CXL为SoC提供优化的多芯片IP堆栈

● DesignWare CXL IP 支持 AMBA CXS 协议，以实现与可扩展 Arm Neoverse 相干网状网络的无缝集成

● 新思科技 CXL IP 以 32GT/s 的速度运行，数据宽度为 512 位，支持所有必需的 CXL 协议和设备类型，以满足具体应用要求

● 该业内首款 CXL IP 整体解决方案包含可配置的控制器、采用 FinFET 工艺的 32GT/s PHY 以及验证 IP

新思科技（Synopsys）近日宣布其 DesignWare® CXL 控制器 IP 现已支持 AMBA® CXS 协议，能够高效接入最新的、具有高度可扩展性的 Arm®Neoverse™ 相干网状网络，从而为一系列高性能计算、数据中心和网络片上系统 （SoC） 提供优化的多芯片 IP 堆栈。

DesignWare CXL 控制器支持所有必需的 CXL 协议类型（.cache、.io 和 .mem），并允许在单个时钟周期传输中混合多种类型以实现设计的灵活性。通过支持 CXS，低延迟、高带宽的DesignWare CXL IP能够将其能力扩展至基于 Arm 的 SoC，该SoC需要高速的缓存相干性和快速的芯片间互连。

“数据创建、消耗和处理的工作量呈现指数级增长正推动更多的云上工作量采用特定领域的加速，这就需要快速高效的多芯片互连来实现快速数据传输。我们与新思科技的成功合作，实现了一个经优化的随时可用的CXL IP堆栈，该堆栈可满足一系列基于Arm的服务器主机和端点解决方案对不同多芯片的延迟和带宽需求。”

—— Dermot O‘Driscoll

基础设施业务部门产品管理副总裁

Arm

“包括 AI 加速器、网络和超大规模数据中心在内的高性能计算应用，需要具有相干性的接口，以实现在片内和片外协议之间的高速、高效率通信，基于对 AMBA CXS 协议的支持，开发者可轻松地将新思科技的 DesignWare CXL IP 接入到 Arm 相干网状网络平台，以满足基于Arm 的数据密集型 SoC 设计的高带宽的要求。”

—— John Koeter

解决方案事业部高级副总裁

新思科技

责任编辑：haq