模数转换器 (ADC) 设计 SNR、分辨率、采样率和功率的平衡

撰稿人：Ed Kohler 和 Jason Messier 与 Intersil

在越来越广泛的高性能应用要求的推动下，模数转换器 (ADC) 正成为越来越普遍的设计元素，性能、成本和复杂性之间的众多权衡是产品设计整体成功的关键因素。

尽管 ADC 永远不会有简单的一刀切解决方案，但现在 ADC 设计中的许多持续技术趋势使设计人员能够密切定制 ADC 选择，以优化成本和性能以满足其特定应用要求。本文旨在提供这些技术趋势的概述，以及一些设计示例，以便为理解不同方法之间的实际权衡提供背景。

ADC 趋势：在 SNR、分辨率、采样率和功率之间取得平衡

ADC 设计必须在给定的性能标准（例如信噪比 (SNR)、分辨率和采样率）之间实现适当的平衡，同时还要符合通常非常严格的功率预算。

ADC 功能的一个主要趋势是在给定的采样率下持续推动更高的分辨率和 SNR 性能。例如，对于每秒 500 兆次采样 (MSPS)，当今最新的高性能 ADC 可以在 14 位时提供 72.5dB，而之前的 ADC 功能在 12 位时只能提供 66-67dB。这一进步得益于最先进的设计技术和半导体处理能力的进步，在大约五年的时间里，可实现的信噪比基本上实现了 100% 的改进。

改进的另一个趋势轴是增加给定分辨率和 SNR 的可用最大采样率。就在一年前，只有两家主要 ADC 供应商提供 14 位 ADC，其采样率高于 155 MSPS。现在，大多数 ADC 制造商正在将采样率提高到 250 MSPS，其 14 位设备可以提供 70dB 或更好的 SNR 性能，有些制造商正在提供可以提供超过 73dB 的第二代产品。同样，16 位转换器的最大采样率已从 2008 年的 200 MSPS 提高到 2010 年末的 250 MSPS，同时将 SNR 保持在 75dB 以上。宽带通信测试设备和高级医学成像等应用对分辨率和速度的要求不断提高，推动了高分辨率 ADC 采样率的不断提高。

对于许多 ADC 应用来说，低功耗操作也是一个越来越重要的因素。对于必须在严格的功率预算内工作的手持设备以及需要许多 ADC 的设计尤其如此，其中组合功耗成为一个重要问题。正如本文后续部分将讨论的那样，在给定的 SNR、分辨率和采样率性能水平下将功耗降至最低的能力可能是整个产品设计成功的关键关键问题，并且至少有一个低功耗ADC 架构的出现就是为了满足这种需求。

ADC 设计趋势变化的另一个领域是用于获取芯片内外数据的各种接口技术。最初，CMOS I/O 足以支持大多数应用程序。然而，不断提高的性能要求导致了更快的 I/O 方法的发展，包括 DDR、LVDS、串行 LVDS 和潜在的 SERDES 接口（虽然本文主要关注关键性能和功耗的权衡，但我们将在以后的文章中探讨正在进行更深入的 ADC 接口演进）。

场景 #1 关键目标：实现高 SNR 和动态范围

对于许多更高性能的应用，最重要的要求是在不考虑功耗问题的情况下实现 SNR 和动态范围参数。

这些性能优先应用的主要例子是关键任务军事设计，如雷达信号处理。推动此类设计的关键特性之一是需要同时处理大信号和小信号，并且能够区分两者，这需要出色的动态范围和 SNR 性能。例如，在雷达系统中，必须以一致的精度和速度同时处理来自近处和远处物体的强弱返回信号。如果ADC没有足够的动态范围，那么较大的信号将完全支配转换器的整个范围，系统将看不到较弱的信号。

另一类通常属于这一类的应用是高性能测量仪器，例如信号分析仪。系统设计人员通常必须创建一组强大的功能和一个跨越广泛信号灵敏度的性能窗口，而不是为一组固定参数预先定制盒子。同样，在高采样率下围绕具有最大动态范围和稳健 SNR 特性的 ADC 从头开始​​构建，是使仪器平台能够提供最宽性能窗口的方法。

类似的挑战存在于许多通信应用中，例如必须区分强弱信号以确定正确路由和切换过程的无线基站。在所有这些应用中，唯一的选择是使用在所需采样率下提供尽可能高的动态范围和 SNR 特性的 ADC 进行设计。

在这些应用中证明非常有用的一种先进设计方法是紧密集成多个 ADC 内核，这些内核使用先进的片上硬件（例如专有的 Intersil 交错引擎 (I2E)）进行交错。在这种方法中，混合数字/模拟背景校准技术连续调整多个交错 ADC 内核的增益、偏移和采样相位，消除固有的制造不匹配，并实时调整由温度和电压引起的任何不匹配变化（见图 1）。

Intersil 交错引擎 (I2E)

在系统级（例如 6 位、8 位甚至 10 位器件）交错较低分辨率的 ADC 已成为一种相当标准的做法，特别是对于无杂散动态范围 (SFDR)主要关注。然而，对于需要 12 位及以上转换器分辨率的高性能应用，交错 ADC 可能变得非常复杂，最好在芯片级实现。ADC 内核的芯片级交错克服了性能的动态变化，当尝试以更高分辨率交错分离 ADC 时，这些变化会成为障碍。控制良好的工艺匹配以及共同的电压和温度特性在本质上提供了内核之间更好的均匀性，这是单独设备无法实现的。

为了实现近乎完美的匹配，片上 I2E 校准透明地动态微调性能以确保一致性并消除差异。I2E 的实时调整利用任意应用样本数据来估计和校正增益、偏移和采样时间偏差的交错失配。这使得多个内核能够作为单个高性能 ADC 一起运行，可以有效地将采样率乘以内核数量，而无需对动态范围、SNR 或稳健性做出任何妥协

如图 2 所示，与没有高级交错的 Sigma-Delta、SAR 或流水线架构相比，具有高级交错的 ADC 架构可以在高采样率下提供最​​高水平的分辨率。例如，Intersil 的 ISLA214P50 集成了两个时间交错的 14 位 250MSPS ADC，以实现 500MSPS 的采样率和 72.7dBFS 的 SNR 性能。

ADC 架构与分辨率和采样率的比较

场景 #2 – 需要灵活性以在性能、功耗和设计复杂性之间进行权衡

在这些情况下，设计人员通常可以灵活地以不同方式处理应用，从而在 ADC 选择中实现性能、功耗和其他设计考虑因素之间的权衡。例如，该类别包括信号电平可能变化但变化是可预测或可管理的应用，这样系统可以设计为调整和适应变化。

例如，两个站之间的点对点微波通信链路通常涉及较少的信号变化，因为它使用聚焦天线，在发送点和接收点之间的阻塞最小。然而，信号电平偶尔会受到天气条件（例如下雨、雨夹雪）的影响。这允许系统设计的多种方法。一种设计选择是使用具有足够宽动态范围的高端 ADC，如前一场景中所述，以简单地即时捕获和处理减弱的信号。或者，设计人员可以通过选择动态范围较低的 ADC 并使用增益控制电路根据天气条件调整信号路径来进行权衡，以便始终以一致的电平向 ADC 提供信号。当然，

此类别中另一个有趣的应用可能是激光测距仪，其中向多个方向发送固定强度的信号，然后使用返回信号的强度和时间特征进行距离测量，以创建复杂空间的 3D 映射。信号测量需要同时考虑表面反射率和到被测物体的距离。从信号处理的角度来看，许多设计权衡对此类应用产生影响。

例如，当使用分辨率较低的 ADC 时，通过消除平均的需要，可以使用更高分辨率的 ADC 来更快地解析信号，从而允许以更少的脉冲进行更快的测量。绘制某些位置可能需要数百万次测量，因此每次测量的时间量可能是一个重要因素。另一方面，激光测绘应用的性质可能需要一定程度的系统便携性，甚至需要电池供电平台用于某些户外应用，例如测绘桥架。根据特定的应用要求，设计人员可能会选择低功耗、低分辨率的 ADC 与外部电路相结合来平均结果，

对于需要在 ADC 功能方面进行各种权衡的这些应用领域，利用引脚兼容的器件系列可能是有利的，这为设计人员提供了比单点产品更广泛的选择。例如，需要在分辨率和采样率之间进行权衡的设计人员可以首先使用 14 位 500 MSPS 部件进行原型设计，如果需要，可以转移到同一系列中的 16 位 250 MSPS 引脚兼容器件，而无需对设计进行任何更改。

同样，如果设计人员需要针对给定的分辨率和采样率在 SNR 与功耗之间进行权衡，那么使用提供多种选择的引脚兼容系列会很有帮助。例如，一些系列提供多个性能等级，可以提供两个或更多级别的 SNR，更高的 SNR 以增加功耗为代价。无需对底层硬件进行任何更改，即可再次提供用于延长电池寿命或提高性能的产品设计。

这种灵活性允许设计人员定制和微调 ADC 功能以满足特定应用要求，而无需更改整体产品设计和支持电路。利用引脚兼容系列的能力还为营销具有不同性能水平的相同基本产品设计的多个版本提供了选择，以满足更广泛的市场需求。

场景 #3 – 最大限度地减少用电量是关键因素

在这最后一组应用中，提供超低功耗操作是设计成功的首要因素。该类别中的典型产品是需要更高带宽和便携性的手持设备，例如军用和执法无线电、超声波无损扫描仪和便携式有线电视信号分析仪。有时，此类应用中还包括部署的 ADC 的剪切数量具有需要最小化的累积功率使用影响的应用，例如具有数千个 ADC 的某些有线通信系统，其中整体基础设施的功率预算变得很重要因素。

在所有这些情况下，设计人员都需要具有给定的动态范围，但必须以尽可能低的功率水平实现该性能。因此，ADC 制造商必须通过超低功耗芯片级架构来满足性能要求。此外，ADC 架构应为设计人员提供灵活性，以最大限度地降低支持电路和整体设计中的功率要求。

Intersil 的 FemtoCharge® 技术代表了在创建超低功耗 ADC 实施方面向前迈出的重要一步，该技术从根本上改变了流水线信号处理设计的方法。对于任何流水线 ADC 信号处理链，级之间都需要增益。在传统架构中，每个增益级中的信号传统上由电压表示。相比之下，FemtoCharge 架构改变了方法并使用电荷表示信号。这似乎是一个微妙的差异，但实际上，它对降低功耗具有重大意义。

在大多数流水线 ADC 设计中，信号必须逐级放大以获得必要的转换分辨率。基于电压的设计有两个限制。首先，信号增益需要运算放大器 (Op-Amp)，并且由于高速和高精度的双重要求，这些运算放大器具有高功耗并限制了整体 ADC 性能。其次，基于电压的设计需要在每个阶段重新创建信号。相比之下，基于电荷的 ADC 使用电容缩放来实现级间增益。在电容器中，电压 = 电荷/电容。因此，每个连续级所需的电压增益可以简单地通过降低其相对于前级的电容来创建。而且，不必为每个阶段从头开始重新创建基于电压的信号，

基于电压和基于电荷的管道架构比较

FemtoCharge 方法可以创建具有超低功耗特性的高性能 ADC。例如，ISLA216P25IRZ 是一款 16 位 250 MSPS ADC，它是第一款也是唯一一款采样率超过 175 MSPS 且功耗低于 1 瓦（250 MSPS 时为 786 mW）的 16 位转换器。此外，像 ISLA214P50IRZ 这样的基于电荷的 ADC 不仅是第一个 14 位 500MSPS 转换器，而且还提供 73dB 的 SNR，并且仅消耗 835-900 mW，提供大约 3dB 的 SNR，而其功率仅为其唯一的三分之一250 MSPS 以上的竞争对手。因此，基于电荷的设计为系统设计人员提供了一套全新的选项，可以在不影响性能的情况下最大限度地降低功耗。

底线：更多选项可实现更好的设计权衡

尽管新一代产品的需求不断升级，并且要求以越来越低的功率预算进行更苛刻的信号处理，但对设计人员来说，好消息是新一代 ADC 架构一直处于领先地位。

具有透明片上校准功能的共享芯片、多核交错架构等新的进步现在可以创建非常高分辨率、高采样率的 ADC，这些 ADC 不会影响 SNR 性能，同时最大限度地降低设计复杂性和功耗。此外，FemtoCharge 等突破性技术从根本上改变了流水线 ADC 设计方法，从而实现了更大的节能。

设计人员的底线是有更广泛的选项可供选择，这会导致更好的权衡和更有效的 ADC 功能定制，以满足总体设计目标。

编辑：hfy