0
  • 聊天消息
  • 系统消息
  • 评论与回复
登录后你可以
  • 下载海量资料
  • 学习在线课程
  • 观看技术视频
  • 写文章/发帖/加入社区
会员中心
创作中心

完善资料让更多小伙伴认识你,还能领取20积分哦,立即完善>

3天内不再提示

仿真反射详解:接收端信号与测试点信号的区别

电子设计 来源:一博科技 作者:一博科技 2021-04-19 11:58 次阅读

场的反射

来到了场的领域,我们要做的第一件事就是把我们的波形拆开,让我们先来看看之前说过的测试点的问题。为了将问题简化,我们假定一个这样的条件:

o4YBAGB8_iaAdZZKAAVZvBOY7R8117.png

1.在拓扑上,源端完全匹配,末端全反射,理想的100Ω差分传输线。
2.传输的为我们之前模拟DDR3信号,由三次谐波构成。
3.测试点位置离接收端距离为500mil。
好的,现在开始让我们分析,首先,如同大家在之前文章中看到的,我们接收端信号与测试点信号的区别是这样的:

fanshesan02.jpg

让我们看看1GHz谐波发生了什么:

o4YBAGB8_tWAI2xyAAJiqmo36Qc632.png

测试点测到的是两个信号叠加的波形,一个是入射信号,一个反射波。反射波与入射波幅值相等(末端全反射);走过的路程比入射波多1000mil(一来一回),也就是六分之一波长;两个信号的相位差也就是60°。
这样,我们就看到了1GHz的谐波在接收端时蓝色的波形,在测试点处为红色的波形,幅值衰减,相位超前。
再看看3GHz的谐波:

o4YBAGB8_u-AYe29AAMAKHmAMIw398.png

同样的1000mil,对于3GHz来说就是半波长,相位差180°,这样我们就发现在测试点处3GHz的频率分量基本上就衰减完了。
再来看看5GHz的谐波:

pIYBAGB8_w6AZsOiAAQm9A1uw3Q917.png

相位差300°,于是看到测试点的波形衰减,相位滞后。
将在测试点的三个频率分量的叠加再叠加起来之后:

o4YBAGB8_yeAJD2hAAJ9GML-80c210.png

不知道大家对于这样的分析方法是感觉如何,是觉得把东西变复杂了还是变简单了呢?怎么想没有关系,下一篇中高速先生会将这样的方法再拓展,相信你会爱上这个方法的。

反射疑云

在前文中有不少公式与计算,但其实个人觉得应用工程师要做的是知道趋势,知道影响范围,并不需要精确计算,那是软件干的事情。
最近听到一个理论,说大数据时代,人们只需要知其然,不需要知其所以然。想象一下,当我们要做一个项目时,我们可以轻而易举的知道一些其他类似项目哪些结构成功了哪些结构失败了,我们还需要理论分析干嘛呢?
这句话到底有没有道理大家仁者见仁智者见智,下面我们继续来解决我们的反射问题:Breakout区域有一次阻抗不连续,但走出该区域之后,走线从细变宽,会增加一次反射,那是不是全程按照breakout区域走线会比较好?

o4YBAGB8_rOABEmtAAESsGgiwis759.png

首先将问题进行简化,由于本身反射系数不大,第四次反射很小,假设传到RX的信号是最初的信号加上第二次反射的信号。
一段长为X的阻抗不连续,对哪个频率的影响最大呢?当相位差为(2n+1)π/2时,也就是相差二分之一波长的时候(反射一来一回,对应的X为四分之一波长)。
也就是说,当X为100mil时,第一次最大衰减的频点为15GHz,我们从S参数中可以很明显的看出:

o4YBAGB8_kmASXg6AAFyImo-fUw828.png

当X为300mil时,第一次谐振频率为5GHz:

o4YBAGB8_mGASXHzAAFwHZX9i_A023.png

假设总线长为2000mil,而全部按照breakout区域走线的阻抗去走的话,第一次谐振频率则变成了750MHz,谐振周期为1.5GHz:

o4YBAGB8_0OAaFdHAAGTiAWo6B0408.png

回头呼应反射系列文章的第一节,从那几张图中可以知道:

四分之一波长差的损耗为二分之一波长差损耗的30%,二分之一波长差时完全没有了,四分之一波长差时还有70%。全反射(反射系数为1)时,在谐振频率损耗为100%,谐振频率的损耗跟反射强度有关。

看到这里估计各位看官也明白了,阻抗不连续越长,影响的频率越低。的的确确是因为阻抗不连续较短,反射淹没在上升沿当中了。
根据这套理论,我们很容易去判断设计中的一些细节对整个系统的影响到底有多大,举个例子:

信号速率越来越高是一种趋势,于是各种优化方案也被人们提了出来,这两个可能是近年来开始被大家熟悉的优化方案,加粗反焊盘上的走线或者填补走线附近的参考层,以防止反焊盘上扇出的走线阻抗偏高。可是这到底有多大的影响或者优化呢?
排除一些特殊情况(连接器,板厚较厚需要使用较大过孔等等),这一段在antipad上的走线长度大约为20mil(亲,不要把过孔pad算上哦)。
20mil的第一次谐振频率大约是多少呢?75GHz(四分之一波长)。如果我们按照二十分之一波长(影响不到1%)来算的话,对应的频率也是15GHz。您的信号需要做这样的优化吗?

看完这些之后,相信能帮助大家在工(he)程(ge)师(wan)精(sui)神和工(qiang)匠(po)精(zheng)神中间找到一个平衡点了。

编辑:hfy

声明:本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人,不代表电子发烧友网立场。文章及其配图仅供工程师学习之用,如有内容侵权或者其他违规问题,请联系本站处理。 举报投诉
  • 谐振
    +关注

    关注

    5

    文章

    371

    浏览量

    39579
  • 接收端
    +关注

    关注

    0

    文章

    20

    浏览量

    8499
  • 差分传输
    +关注

    关注

    0

    文章

    19

    浏览量

    7366
收藏 人收藏

    评论

    相关推荐

    测试点到电路板边缘间隙

    测试点和边缘之间所需的最小间隙D:板或任何大孔板为40mil。但是,建议间距为125mil。
    的头像 发表于 10-30 10:33 218次阅读

    测试点之间的间距范围

    测试点之间的间距决定了使用何种样式的测试探针。以下是几种常见的测试探针样式和其适用的间距范围。
    的头像 发表于 10-29 09:50 322次阅读
    <b class='flag-5'>测试点</b>之间的间距范围

    测试点的直径参数

    这个直径是测试点的最小尺寸,用于确保测试探针可以准确地与测试点接触。如果测试点直径小于这个值,可能会导致测试探针无法正确接触到
    的头像 发表于 10-28 10:31 361次阅读
    <b class='flag-5'>测试点</b>的直径参数

    PCB上设置测试点的基本原则

    线路板PCB测试点设置的原则是确保测试的准确性和高效性,同时避免对PCB板造成不必要的损害。以下是一些关键的设置原则:
    的头像 发表于 10-22 10:57 646次阅读

    不起眼的PCB测试点,关键时刻避免批量事故

    如果你曾经用过NOKIA手机,每次你打开后盖换电池的时候,每次看到的 那两排圆形的点——就是PCB测试点, or you can call it Test Point in English.
    的头像 发表于 10-15 16:09 218次阅读
    不起眼的PCB<b class='flag-5'>测试点</b>,关键时刻避免批量事故

    不容忽视的PCB测试点,关键时刻可以避免批量事故哦!

    ​** PCB测试点**是啥子?请看下图: ​ 如果你曾经用过NOKIA手机,每次你打开后盖换电池的时候,每次看到的 那两排圆形的点——就是PCB测试点, or you can call
    的头像 发表于 10-08 06:58 207次阅读
    不容忽视的PCB<b class='flag-5'>测试点</b>,关键时刻可以避免批量事故哦!

    信号和差分信号区别在哪

    在现代电子信号传输领域,单信号和差分信号是两种基本且重要的传输方式,它们各自拥有独特的特点和应用场景。本文将对这两种信号传输方式进行详细的
    的头像 发表于 10-04 14:34 557次阅读

    高速信号仿真中的FFE均衡技术

    高速信号仿真中的均衡技术按照发射接收端来看可以分为如下图中的几种类型。
    的头像 发表于 07-29 14:15 1980次阅读
    高速<b class='flag-5'>信号</b><b class='flag-5'>仿真</b>中的FFE均衡技术

    接口测试测试点有哪些类型

    接口测试是软件测试的一个重要组成部分,主要用于验证系统各模块之间的接口是否按照预期工作。接口测试测试点类型繁多,以下是一些常见的测试点类型
    的头像 发表于 05-30 15:04 1841次阅读

    PCB引脚通孔与测试点间距评估

    在PCB设计中,测试点和引脚通孔之间的间隙是一个重要的参数。根据您提供的信息,以下是测试点和引脚通孔之间间隙的相关内容。
    发表于 04-30 10:59 947次阅读
    PCB引脚通孔与<b class='flag-5'>测试点</b>间距评估

    电路板上为什么要设计测试点

    对学电子的人来说,在电路板上设置测试点(testpoint)是再自然不过的事了。有多少人没听说测试点?知道测试点但不了解测试点用途的人又有多少呢?基本上设置
    的头像 发表于 03-09 08:10 1123次阅读
    电路板上为什么要设计<b class='flag-5'>测试点</b>?

    电路板设计:测试点的重要性

    多寡而定,零件越多时间越长。 但是,如果让这些探针直接接触到板子上面的电子零件或是其焊脚,很有可能会压毁一些电子零件,反而适得其反。 所以聪明的工程师就发明了「测试点」,在零件的两额外引出一对圆形
    发表于 02-27 08:57

    CX3是如何从接收到的MIPI传感器信号中重建测试点信号(H8、G6、H5)的?

    请问一下 CX3是如何从接收到的 MIPI 传感器信号中重建测试点信号(H8、G6、H5)的? 我的假设是 H8 将使用配置的 PCLK 持续计时(例如 72MHz)和以下内容(例如
    发表于 02-23 07:57

    怎么实现信号的发射和接收

    接收天线连接到信号接收器的输入信号接收器可以是无线电
    发表于 01-16 15:05 2833次阅读
    怎么实现<b class='flag-5'>信号</b>的发射和<b class='flag-5'>接收</b>

    DDR加终端匹配电阻和不加信号质量的区别

    DDR采用菊花链拓扑结构时,由于信号传输线较长通常需要在DDR末端加上终端匹配电阻,端接的方式有很多,但是都是为了解决信号反射问题,通常为了消除信号
    的头像 发表于 12-25 07:45 542次阅读
    DDR加终端匹配电阻和不加<b class='flag-5'>信号</b>质量的<b class='flag-5'>区别</b>