0
  • 聊天消息
  • 系统消息
  • 评论与回复
登录后你可以
  • 下载海量资料
  • 学习在线课程
  • 观看技术视频
  • 写文章/发帖/加入社区
会员中心
创作中心

完善资料让更多小伙伴认识你,还能领取20积分哦,立即完善>

3天内不再提示

基于XilinxVirtex®-6FPGA 11.18 Gbps收发器的高速互操作性

电子设计 来源:Avago Technologies 作者:Avago Technologies 2021-04-14 11:53 次阅读

AFBR-703SDZ收发器是Avago的SFP + SR系列的一部分。AFBR-701ASDZ是其SFP + LR系列的一部分。本应用笔记介绍了Avago AFBR-703SDZ和AFCT-701SDZ 10 Gbs以太网SFP +收发器产品与具有自适应DFE的XilinxVirtex®-6FPGA 11.18 Gbps收发器的高速互操作性。

Xilinx产品:Virtex-6 HXT FPGA

针对需要超高速串行连接的应用进行了优化,Virtex®-6HXT FPGA通过结合6.6 Gbps GTX收发器和11.18 Gbps GTH收发器,提供了业界最高的串行带宽,以实现下一代分组和传输,交换结构。 ,视频切换和成像设备。Virtex-6 FPGA系列采用第三代Xilinx ASMBLTM架构在40 nm工艺上构建,并得到新一代开发工具和庞大的IP库的支持,以确保进行高效的开发并从前几代产品进行高效的设计移植。与竞争性FPGA产品相比,这些新器件具有更高的性能和更低的功耗,它们以1.0 V内核电压工作,并提供0.9 V低功耗选项。

发射器光电性能

测量设置

图1和图2显示了发射机光学和电气性能测量的设置。这些测量使用了Virtex FPGA生成的PRBS编码的10.3125 Gbps信号。使用运行在2.5776 GHz的Anritsu时钟发生器来触发Agilent DCA-J,同时将161.1 MHz信号(数据速率除以64)用作Virtex FPGA的参考时钟输入。使用以下光纤链路在正常和压力条件下进行了

测量:1.无压力测试:1

m长的跳线2.压力测试:用于SFP + SR的300 m多模OM3光纤和用于SFP + LR部件的10 km单模光纤。

概括

进行了电气和光学参数测量,以证明其评估板上的Avago Technologies 10Gbs以太网SFP +收发器产品AFCT-701SDZ(SFP + LR)和AFBR-703SDZ(SFP + SR)与Xilinx Virtex-6 PHY FPGA的互用性。

接收器通道的测量结果表明,在正常工作条件下,LR和SR模块中的每个模块的性能始终如一,超过了数据手册限制和相应的IEEE802.3ae标准规范。发射通道的测量是通过SR的最大适用光链路长度为300 m,而LR部件的最大适用光链路长度为10 km进行的。传输通道结果显示出与标准要求的掩码和行业抖动性能相比出色的裕度。使用了Xilinx Virtex-6 PHY FPGA中的预定的预加重和加重设置。对于所有测量,该FPGA接收器输入中的自适应DFE功能均已打开。

编辑:hfy

声明:本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人,不代表电子发烧友网立场。文章及其配图仅供工程师学习之用,如有内容侵权或者其他违规问题,请联系本站处理。 举报投诉
  • FPGA
    +关注

    关注

    1625

    文章

    21663

    浏览量

    601666
  • 发射器
    +关注

    关注

    6

    文章

    842

    浏览量

    53390
  • Xilinx
    +关注

    关注

    71

    文章

    2163

    浏览量

    120971
  • 发射机
    +关注

    关注

    7

    文章

    503

    浏览量

    47980
收藏 人收藏

    评论

    相关推荐

    求助FPGA高速串行收发器,输出12.5Gbps的信号要用什么电平 ...

    求助FPGA高速串行收发器,输出12.5Gbps的信号要用什么电平输出28.5Gbps的信号要用什么电平?
    发表于 11-10 09:12

    10-Gbps以太网MAC和XAUI PHY操作性硬件演示参考设计(PDF)中的说明进行操作

    10-Gbps以太网MAC和XAUI PHY操作性硬件演示参考设计(PDF)中的说明进行操作
    发表于 07-26 16:35

    如何确保USB Type-C电缆和连接操作性和合规

    如何确保USB Type-C电缆和连接操作性和合规
    发表于 09-27 16:24

    FPGA高速收发器的设计原则有哪些?

    FPGA高速收发器设计原则高速FPGA设计收发器选择需要考虑的因素
    发表于 04-09 06:53

    IOT语义操作性

    IOT语义操作性...
    发表于 07-27 06:24

    FPGA高速收发器设计原则

    FPGA高速收发器设计原则 高速收发器(SERDES)的运用范围十分广泛, 包括通讯、计算机、工业和储存,以及必须在芯片与
    发表于 04-07 22:26 1041次阅读

    Altera首次演示FPGA与100Gbps光模块的操作性

    2012年2月23号,北京——Altera公司(NASDAQ:ALTR)今天宣布,使用28-nm Stratix® V GT FPGA成功演示了与100-Gbps光模块的操作性,从而
    发表于 02-24 08:41 1321次阅读

    Altera首次演示FPGA与100-Gbps光模块的操作性

    Altera Stratix V GT器件是业界唯一采用28-Gbps收发器技术的FPGA,支持实现下一代100-Gbps网络
    发表于 02-27 09:55 830次阅读

    验证ADI转换与Xilinx FPGA和JESD204B/C IP的操作性

    验证ADI转换与Xilinx FPGA和JESD204B/C IP的操作性
    发表于 04-09 14:37 15次下载
    验证ADI转换<b class='flag-5'>器</b>与Xilinx <b class='flag-5'>FPGA</b>和JESD204B/C IP的<b class='flag-5'>互</b><b class='flag-5'>操作性</b>

    与能源收集的操作性

    与能源收集的操作性
    发表于 05-08 10:19 6次下载
    与能源收集的<b class='flag-5'>互</b><b class='flag-5'>操作性</b>

    PoE联盟操作性报告

    PoE联盟操作性报告
    发表于 05-12 13:46 10次下载
    PoE联盟<b class='flag-5'>互</b><b class='flag-5'>操作性</b>报告

    验证ADI转换与Xilinx FPGA和JESD204BC IP的操作性

    验证ADI转换与Xilinx FPGA和JESD204BC IP的操作性
    发表于 06-02 12:36 9次下载
    验证ADI转换<b class='flag-5'>器</b>与Xilinx <b class='flag-5'>FPGA</b>和JESD204BC IP的<b class='flag-5'>互</b><b class='flag-5'>操作性</b>

    基于图论原理的操作性模型改进方法

    为解决组织机枃操作性的建模与评估等问题,文中分析了国外关于图论应用和操作性评估相关研究内容;简述图论的起源和企业
    发表于 06-15 14:40 17次下载

    3件6Gb/s SAS控制操作性报告

    电子发烧友网站提供《3件6Gb/s SAS控制操作性报告.pdf》资料免费下载
    发表于 07-29 10:13 0次下载
    3件<b class='flag-5'>6</b>Gb/s SAS控制<b class='flag-5'>器</b>的<b class='flag-5'>互</b><b class='flag-5'>操作性</b>报告

    CiA组织CAN XL操作性测试会议及最新进展

    点击蓝字关注我们摘要SummaryCiA协会在密歇根州特洛伊组织了第三次CANXL操作性测试。来自博世、Kvaser和Vector的IP核以及博世、英飞凌、恩智浦和德州仪器的CANSICXL收发器
    的头像 发表于 07-31 22:17 958次阅读
    CiA组织CAN XL<b class='flag-5'>互</b><b class='flag-5'>操作性</b>测试会议及最新进展