0
  • 聊天消息
  • 系统消息
  • 评论与回复
登录后你可以
  • 下载海量资料
  • 学习在线课程
  • 观看技术视频
  • 写文章/发帖/加入社区
会员中心
创作中心

完善资料让更多小伙伴认识你,还能领取20积分哦,立即完善>

3天内不再提示

浅谈DDR3的走线设计

电子设计 来源:一博科技 作者:肖勇超 2021-04-09 09:47 次阅读

DDR3的设计有着严格等长要求,归结起来分为两类(以64位的DDR3为例): 数据 (DQ,DQS,DQM):组内等长,误差控制在20MIL以内,组间不需要考虑等长;地址、控制、时钟信号:地址、控制信号以时钟作参考,误差控制在100MIL以内,Address、Control与CLK归为一组,因为Address、Control是以CLK的下降沿触发的由DDR控制器输出,DDR颗粒由CLK的上升沿锁存Address、Control总线上的状态,所以需要严格控制CLK与Address/Command、Control之间的时序关系,确保DDR颗粒能够获得足够的建立和保持时间。

关注等长的目的就是为了等时,绕等长时需要注意以下几点:

1.确认芯片是否有Pin-delay,绕线时要确保Pin-delay开关已经打开;

2.同组信号走在同层,保证不会因换层影响实际的等时;同样的换层结构,换层前后的等长要匹配,即时等长;不同层的传播延时需要考虑,如走在表层与走在内层,其传播速度是不一样的,所以在走线的时候需要考虑,表层走线尽量短,让其差别尽量小(这也是为什么Intel的很多GUIDE上面要求,表层的走线长度不超过250MIL等要求的原因);

3. Z轴的延时:在严格要求的情况下,需要把Z轴的延时开关也打开,做等长时需要考虑(ALLEGRO中层叠需要设置好,Z轴延时才是对的)。

4.蛇形绕线时单线按3W,差分按5W绕线(W为线宽)。且保证各BUS信号组内间距按3H, 不同组组间间距为5H (H为到主参考平面间距),DQS和CLK 距离其他信号间距做到5H以上。单线和差分绕线方式如下图1所示:

pIYBAGBvsW2AL5onAALb1CHXuDQ560.png

图1.单线和差分绕线方式示例

而另一个核心重点便是电源处理。DDR3中有三类电源,它们是VDD(1.5V)、VTT(0.75V)、VREF(0.75V,包括VREFCA和VREFDQ)。

1. VDD(1.5V)电源是DDR3的核心电源,其引脚分布比较散,且电流相对会比较大,需要在电源平面分配一个区域给VDD(1.5V);VDD的容差要求是5%,详细在JEDEC里有叙述。通过电源层的平面电容和专用的一定数量的去耦电容,可以做到电源完整性。VDD电源平面处理如下图2所示:

o4YBAGBvsYGAUB2nAAWU5KFLXvk818.png

图2:VDD电源处理

2. VTT电源,它不仅有严格的容差性,而且还有很大的瞬间电流;可以通过增加去耦电容来实现它的目标阻抗匹配;由于VTT是集中在终端的上拉电阻处,不是很分散,且对电流有一定的要求,在处理VTT电源时,一般是在元件面同层通过铺铜直接连接,铜皮要有一定宽度(120MIl)。VTT电源处理如图3所示:

o4YBAGBvsZGATe_cAAPVY-SZRqg501.png

图3:VTT电源

3.VREF电源 。 VREF要求更加严格的容差性,但是它承载的电流比较小。它不需要非常宽的走线,且通过一两个去耦电容就可以达到目标阻抗的要求。DDR3的VERF电源已经分为VREFCA和VREFDQ两部分,且每个DDR3颗粒都有单独的VREFCA和VREFDQ,因其相对比较独立,电流也不大,布线处理时也建议用与器件同层的铜皮或走线直接连接,无须在电源平面层为其分配电源。注意铺铜或走线时,要先经过电容再接到芯片的电源引脚,不要从分压电阻那里直接接到芯片的电源引脚。VREF电源处理如图4所示:

11-04.jpg

图4:VREF电源

滤波电容的FANOUT 小电容尽量靠近相应的电源引脚,电容的引线也要尽量短,并减少电源或地共用过孔;

11-05.jpg

图5 : 小滤波电容的Fanout

Bulk电容的FANOUT

电源的Bulk电容一般在设计中起到的是储能滤波的作用,在做Fanout时要多打孔,建议2个孔以上,电容越大需要过孔越多,也可以用铺铜的形式来做。电容的电源孔和地孔尽量靠近打,如图6所示。

11-06.jpg

图6:储能电容的Fanout

综上所述,我们常规DDR3的走线设计总结如下表:

11-07.jpg

编辑:hfy

声明:本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人,不代表电子发烧友网立场。文章及其配图仅供工程师学习之用,如有内容侵权或者其他违规问题,请联系本站处理。 举报投诉
  • DDR3
    +关注

    关注

    2

    文章

    274

    浏览量

    42157
  • 滤波电容
    +关注

    关注

    8

    文章

    456

    浏览量

    39960
  • 控制信号
    +关注

    关注

    0

    文章

    162

    浏览量

    11943
  • 时钟信号
    +关注

    关注

    4

    文章

    442

    浏览量

    28488
  • Bulk
    +关注

    关注

    0

    文章

    8

    浏览量

    8642
收藏 人收藏

    评论

    相关推荐

    DDR3寄存器和PLL数据表

    电子发烧友网站提供《DDR3寄存器和PLL数据表.pdf》资料免费下载
    发表于 08-23 11:06 0次下载
    <b class='flag-5'>DDR3</b>寄存器和PLL数据表

    DDR5内存条上的时钟线

    DDR5标准JESD79-5文件中没有明确的控制阻抗建议,DDR4时代基本内存条上时钟阻抗还是跟着芯片、主板的70-80欧姆。线宽相对而言比较细。不知道你开始使用DDR5没有,你有关
    的头像 发表于 07-16 17:47 1561次阅读
    <b class='flag-5'>DDR</b>5内存条上的时钟<b class='flag-5'>走</b><b class='flag-5'>线</b>

    基于FPGA的DDR3多端口读写存储管理设计

    今天给大侠带来《基于FPGA的DDR3多端口读写存储管理设计》,话不多说,上货。 摘要 为了解决视频图形显示系统中多个端口访问DDR3时出现的数据存储冲突问题,设计了一种基于FPGA
    发表于 06-26 18:13

    三星和SK海力士下半年停产DDR3内存

    近日,三星和SK海力士宣布,将于下半年停止生产并供应DDR3内存,转向利润更高的DDR5内存和HBM系列高带宽内存。此举标志着内存行业的一次重要转型。
    的头像 发表于 05-17 10:12 583次阅读

    华邦倾力挺进DDR3市场,抓住转单商机

    华邦自DDR2时期就深入物联网、汽车、工业、电信等高附加值领域,而随着制程升级至DDR3阶段,该公司开始加大对DDR3产能建设的投资力度。高雄工厂今年引入了20纳米设备,产能逐渐释放,未来将成为华邦新制程DRAM产品的主要生产基
    的头像 发表于 05-13 10:03 434次阅读

    XC7K410T-FFG900外设之DDR3硬件设计方案分享

    在数据速率带宽约束方面,DDR3运行速度受限于其与K7-410T FPGA互联的I/O Bank 管脚以及FPGA器件的速度等级。
    的头像 发表于 04-12 10:03 2277次阅读
    XC7K410T-FFG900外设之<b class='flag-5'>DDR3</b>硬件设计方案分享

    全套DDRDDR2、DDR3DDR3L、LPDDR3DDR4 电源解决方案同步降压控制器数据表

    电子发烧友网站提供《全套DDRDDR2、DDR3DDR3L、LPDDR3DDR4 电源
    发表于 04-09 09:51 7次下载
    全套<b class='flag-5'>DDR</b>、<b class='flag-5'>DDR</b>2、<b class='flag-5'>DDR3</b>、<b class='flag-5'>DDR3</b>L、LPDDR<b class='flag-5'>3</b> 和 <b class='flag-5'>DDR</b>4 电源解决方案同步降压控制器数据表

    完整DDRDDR2,DDR3 和LPDDR3 存储器电源解决方案同步降压控制器数据表

    电子发烧友网站提供《完整DDRDDR2,DDR3 和LPDDR3 存储器电源解决方案同步降压控制器数据表.pdf》资料免费下载
    发表于 04-09 09:49 0次下载
    完整<b class='flag-5'>DDR</b>,<b class='flag-5'>DDR</b>2,<b class='flag-5'>DDR3</b> 和LPDDR<b class='flag-5'>3</b> 存储器电源解决方案同步降压控制器数据表

    具有同步降压控制器、2A LDO和缓冲基准的完整DDR2、DDR3DDR3L存储器电源解决方案TPS51216-EP数据表

    电子发烧友网站提供《具有同步降压控制器、2A LDO和缓冲基准的完整DDR2、DDR3DDR3L存储器电源解决方案TPS51216-EP数据表.pdf》资料免费下载
    发表于 03-26 11:19 0次下载
    具有同步降压控制器、2A LDO和缓冲基准的完整<b class='flag-5'>DDR</b>2、<b class='flag-5'>DDR3</b>和<b class='flag-5'>DDR3</b>L存储器电源解决方案TPS51216-EP数据表

    完整的DDR2、DDR3DDR3L内存电源解决方案同步降压控制器TPS51216数据表

    电子发烧友网站提供《完整的DDR2、DDR3DDR3L内存电源解决方案同步降压控制器TPS51216数据表.pdf》资料免费下载
    发表于 03-13 13:58 0次下载
    完整的<b class='flag-5'>DDR</b>2、<b class='flag-5'>DDR3</b>和<b class='flag-5'>DDR3</b>L内存电源解决方案同步降压控制器TPS51216数据表

    适用于DDR2、DDR3DDR3L和DDR4且具有VTTREF缓冲基准的TPS51206 2A峰值灌电流/拉电流DDR终端稳压器数据表

    电子发烧友网站提供《适用于DDR2、DDR3DDR3L和DDR4且具有VTTREF缓冲基准的TPS51206 2A峰值灌电流/拉电流DDR
    发表于 03-13 13:53 1次下载
    适用于<b class='flag-5'>DDR</b>2、<b class='flag-5'>DDR3</b>、<b class='flag-5'>DDR3</b>L和<b class='flag-5'>DDR</b>4且具有VTTREF缓冲基准的TPS51206 2A峰值灌电流/拉电流<b class='flag-5'>DDR</b>终端稳压器数据表

    具有同步降压控制器、2A LDO和缓冲基准的TPS51916完整DDR2、DDR3DDR3L和DDR4存储器电源解决方案数据表

    电子发烧友网站提供《具有同步降压控制器、2A LDO和缓冲基准的TPS51916完整DDR2、DDR3DDR3L和DDR4存储器电源解决方案数据表.pdf》资料免费下载
    发表于 03-13 11:24 0次下载
    具有同步降压控制器、2A LDO和缓冲基准的TPS51916完整<b class='flag-5'>DDR</b>2、<b class='flag-5'>DDR3</b>、<b class='flag-5'>DDR3</b>L和<b class='flag-5'>DDR</b>4存储器电源解决方案数据表

    具有同步降压控制器、2A LDO和缓冲基准的TPS51716完整DDR2、DDR3DDR3L、LPDDR3DDR4内存电源解决方案数据表

    电子发烧友网站提供《具有同步降压控制器、2A LDO和缓冲基准的TPS51716完整DDR2、DDR3DDR3L、LPDDR3DDR4内
    发表于 03-13 11:13 0次下载
    具有同步降压控制器、2A LDO和缓冲基准的TPS51716完整<b class='flag-5'>DDR</b>2、<b class='flag-5'>DDR3</b>、<b class='flag-5'>DDR3</b>L、LPDDR<b class='flag-5'>3</b>和<b class='flag-5'>DDR</b>4内存电源解决方案数据表

    完整的DDRDDR2和DDR3内存电源解决方案同步降压控制器数据表

    电子发烧友网站提供《完整的DDRDDR2和DDR3内存电源解决方案同步降压控制器数据表.pdf》资料免费下载
    发表于 03-13 10:16 1次下载
    完整的<b class='flag-5'>DDR</b>、<b class='flag-5'>DDR</b>2和<b class='flag-5'>DDR3</b>内存电源解决方案同步降压控制器数据表

    DDR3存储厂迎涨价商机 华邦、钰创、晶豪科等订单涌进

    法人方面解释说:“标准型dram和nand目前由三星、sk hynix、美光等跨国企业主导,因此,中台湾企业在半导体制造方面无法与之抗衡。”在ddr3 ddr3的情况下,台湾制造企业表现出强势。ddr3的价格也随之上涨,给台湾半
    的头像 发表于 11-14 11:29 750次阅读