0
  • 聊天消息
  • 系统消息
  • 评论与回复
登录后你可以
  • 下载海量资料
  • 学习在线课程
  • 观看技术视频
  • 写文章/发帖/加入社区
会员中心
创作中心

完善资料让更多小伙伴认识你,还能领取20积分哦,立即完善>

3天内不再提示

Vref偏移对DDR会造成什么影响?

电子设计 来源:一博科技 作者:刘为霞 2021-04-09 10:07 次阅读

Vref偏移对DDR会造成什么影响,其中有比较重要的一个点就是会影响setuptime和holdtime,这两个参数和Vref又有什么关系呢,还有JEDEC中讲的derating又是什么东西呢?

setuptime和holdtime对我们判断时序裕量是一个比较关键的数值。一般JEDEC里面会对于setuptime和holdtime做比较详细的描述,如下图所示,

pIYBAGBvtqSAadalAAEK6EokEt0615.png

从上图中,我们可以看到几个比较关键的点,为什么是tIS(base)和tIH(base),还有标题中指明for 1V/ns,又指代的什么意思?为什么tIS参考的是VIH/L(ac),而tIH参考的是VIH/L(dc)呢,AC和DC的区别又是什么?一个小小的参数表格,包含的意义却涉及很多内容。

首先,我们计算建立时间的margin的时候,都是由UI/2-建立时间,实际上此时的建立时间是tIS(total setup time)= tIS(base)+derating, derating是对建立保持时间基准值的修正。对于tIS的定义,为什么会需要用到derating这个参数呢,这实际和规范中tIS(base)的定义方式相关。如下图所示,建立时间等于TDS-ref(在ref处的建立时间)减去Trise(Vref到VIH AC的时间)。规范中的基准值是预减去了这个Trise的,这个预减去的值是特定slew rate为1V/ns时的值,若判断门限是AC175,则预减去175ps。当slew rate等于1V/ns时,derating为0,不需要调整;当slew rate大于1V/ns(更快)时,从Vref到Vih(ac)所需的时间就少,预减多了,要补回来,所以取值为正;当slew rate小于1V/ns(更慢)时就预减少了,所以取值为负。

9-02.jpg

9-03.jpg

至于建立时间和保持时间的参考电压值不一致,主要是因为AC和DC的代表的意义不一样,AC指由高低电平跳变时需要的参考电压,DC则指保持所在电平时的阈值电压, tIS是以数据从前一状态变化为当前状态的时刻开始算起,对应于状态变化过程,要确保电平已变化到规定电平,所以以更为严格的AC参数作为参考;tIH描述的是数据从稳定到状态转换的时间,对应于电平稳定的过程,而电平一旦建立后,发生状态转换的门限电压值是参考DC,所以tIH也以DC参数作为参考。

信号的波形很多情况都是不完美的,也许有回沟,也许会有台阶,如下图所示,这种情况下,skew rate就不能用下图所示的nominal line,而应该选取tangent line。

9-04.jpg

编辑:hfy

声明:本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人,不代表电子发烧友网立场。文章及其配图仅供工程师学习之用,如有内容侵权或者其他违规问题,请联系本站处理。 举报投诉
  • DDR
    DDR
    +关注

    关注

    11

    文章

    717

    浏览量

    65655
  • 波形
    +关注

    关注

    3

    文章

    381

    浏览量

    31703
  • JEDEC
    +关注

    关注

    1

    文章

    36

    浏览量

    17493
  • IVREF
    +关注

    关注

    0

    文章

    5

    浏览量

    1446
收藏 人收藏

    相关推荐

    INA849仿真输出电平不在VREF的静默电平,有近1V的偏移,是什么原因引起的?

    现用INA849仿真输出电平不在VREF的静默电平,有近1V的偏移,是什么原因引起 参考电路及仿真图如下:
    发表于 08-05 08:14

    DDR2设计原理 DDR2 design

    Analysis Needs– PRBS Support (Custom Stimulus)– Eye diagram AC, DC and Vref Support[hide]DDR2-design.pdf[/hide]
    发表于 11-19 09:59

    431的VREF 为什么沾锡后 值变高??谢谢

    431的VREF 为什么沾锡后 值变高??谢谢
    发表于 01-31 15:05

    走进JEDEC,解读DDR(下)

    作者:一博科技上次的问题Vref偏移DDR造成什么影响,其中有比较重要的一个点就是影响se
    发表于 10-18 14:10

    无法设置属性VREF

    在我的.xdc文件中,我写了“set_property VREF {Y18 AE16 AD3 W4} [current_design]”来设置我的DDR3 DIMM接口的VREF引脚。但在实施之后
    发表于 10-30 18:03

    怎么将FPGA vref引脚连接到DDR参考电压

    嗨, 我使用的是XC6SLX45设备,其中我接口DDR SDRAM。在上面的FPGA器件中包含4个Bank。其中每个bank包含3或4个VREF引脚。通常在DDR SDRAM连接中,我们必须
    发表于 05-31 09:57

    OMAPL138 DDR2读数据偏移2个字节

    OMAPL138的板子对DDR进行全片写,全片读测试 ,正常运行一段时间后, DDR2读出的数据跟写入的数据偏移两个字节。例如从地址0到地址6写入 01 02 03 04 05 06;读出地址0到地址4的数据为03 04 05
    发表于 04-21 10:29

    金士顿:DDR2/DDR3价格可能继续上涨

    金士顿:DDR2/DDR3价格可能继续上涨 据报道,存储大厂金士顿亚太地区副总裁Scott Chen近日表示,虽然1Gb DDR2/DDR
    发表于 04-09 09:11 799次阅读

    DDR4伪漏极开路驱动器及对接收器的功耗和Vref电平而言的意义

    本文最初于 DesignCon 大会上发表并获得了最佳论文奖提名,其中研究了DDR4 的伪漏极开路驱动器,以及其使用对接收器的功耗和 Vref 电平而言的意义。
    的头像 发表于 07-26 11:00 6944次阅读
    <b class='flag-5'>DDR</b>4伪漏极开路驱动器及对接收器的功耗和<b class='flag-5'>Vref</b>电平而言的意义

    为什么DDR电源设计时需要VTT电源

    对于电源电压,DDR SDRAM系统要求三个电源,分别为VDDQ、VTT和VREF
    发表于 03-18 01:13 25次下载
    为什么<b class='flag-5'>DDR</b>电源设计时需要VTT电源

    锡膏印刷机印刷偏移怎么处理?

    的主要原因通常有:1、如果定位点识别不准确,造成锡膏印刷的偏差。2、由于坐标不对,导致锡膏印刷偏移,需要调整坐标位置。3.如果摄像头碰到PCB导致锡膏印刷偏移
    的头像 发表于 02-28 16:58 3954次阅读
    锡膏印刷机印刷<b class='flag-5'>偏移</b>怎么处理?

    如何在Advanced IO Wizard(XPHY)中使用XPIO_VREF

    SelectIO架构手册 AM010 描述了如何使用 XPIO_VREF原语来调整 Internal Vref
    的头像 发表于 07-11 17:25 601次阅读
    如何在Advanced IO Wizard(XPHY)中使用XPIO_<b class='flag-5'>VREF</b>

    75uV输入偏移电压影响您的电路吗?

    75uV输入偏移电压影响您的电路吗? 引言 偏移电压是指用于直流电路的放大器或运算放大器等器件提供的直流电电压,通常在电路中会随着时间和环境的变化而改变,甚至会受到电路设计和组装的影响。偏移
    的头像 发表于 10-30 09:41 533次阅读

    内置VREF的灌电流/拉电流抗辐射加固型3A DDR终端稳压器TPS7H3301-SP数据表

    电子发烧友网站提供《内置VREF的灌电流/拉电流抗辐射加固型3A DDR终端稳压器TPS7H3301-SP数据表.pdf》资料免费下载
    发表于 02-29 11:29 0次下载
    内置<b class='flag-5'>VREF</b>的灌电流/拉电流抗辐射加固型3A <b class='flag-5'>DDR</b>终端稳压器TPS7H3301-SP数据表

    内置VREF的灌电流/拉电流抗辐射加固型3A DDR终端稳压器TPS7H3301-SP数据表

    电子发烧友网站提供《内置VREF的灌电流/拉电流抗辐射加固型3A DDR终端稳压器TPS7H3301-SP数据表.pdf》资料免费下载
    发表于 04-03 14:40 0次下载
    内置<b class='flag-5'>VREF</b>的灌电流/拉电流抗辐射加固型3A <b class='flag-5'>DDR</b>终端稳压器TPS7H3301-SP数据表