0
  • 聊天消息
  • 系统消息
  • 评论与回复
登录后你可以
  • 下载海量资料
  • 学习在线课程
  • 观看技术视频
  • 写文章/发帖/加入社区
会员中心
创作中心

完善资料让更多小伙伴认识你,还能领取20积分哦,立即完善>

3天内不再提示

T拓扑,分支不等长对于波形有什么影响?

电子设计 来源:一博科技 作者:刘为霞 2021-04-11 10:07 次阅读

T拓扑不仅仅可以叫树形拓扑,他还有另外一个马甲,叫等臂分支拓扑;望文生义,这个拓扑的重要一个要素就是分支等长,其实也就可以看出这个拓扑估计是天秤座的。

pIYBAGByWZiATShWAABRXTuWeq8414.png

T拓扑对于分支等长很敏感,分支不等长的情况对于波形有什么影响呢?T拓扑本身就是一堆的阻抗不连续,反射不仅存在于每个分支内部,还会在分支之间影响,因此各分支接收端的波形会有比较大的反射振铃。然而,当T拓扑完全对称即两分支等长的话,两边接收端的反射波形会有重叠,并且大小相等,方向相反,自然而然,重叠部分的影响可以消除。从下图可以看出,当等长控±5mil时,波形比较好,当两臂的误差到50mil时,振铃就比较大了,所以T拓扑对于分支的等长是比较敏感的,分支等长是T拓扑比较重要的一个设计规则。

duanjie10-02.jpg

T拓扑本身的反射很多,要怎样来得到漂亮的接收波形呢?主要有两种措施,源端串联和末端并联。T拓扑经常在DDR中应用到,对于比较高速率的DDR信号而言,串联端接会使上升沿变缓,所以这个一般不常应用到,主要应用的是并联端接。但是说好的末端并联端接,到了T拓扑似乎位置变成了中间,为什么会有这种变化呢?如下图,是端接放在不同位置上得到的波形:

duanjie10-03.jpg

再次强调一下T拓扑是一个有强迫症的结构,对于对称美有着最极致的要求,如果不对称,单分支加端接会比不加端接的影响更大,如果每个分支都加端接的话,首先布局会需要更大的空间,其次作为起主要作用的电阻,是有直流功耗的,如果每个分支都加的话,功耗就太大了而且发热也是不可想象的,一级T拓扑还好说,两级,三级呢。..。.所以,端接放在A点附近是各种情况综合考虑的结果,所谓“权衡的艺术”。这就造成了T拓扑不能太多级,所以到DDR3的时候,Fly-by赛高,他拯救了layout工程师

讲到并联端接的时候,就想到以前看到过很多guideline,讲到DDR走T拓扑的时候都有一个要求,就是上拉到T点的线长不能超过XXX的长度,最少的是0.1inch。但是端接是为了阻抗匹配的,线的阻抗和线长关系不大啊,为什么要对线长做限制呢?仿真结果表明,影响微乎其微。

duanjie10-04.jpg

大胆的猜测一下这些guideline出现的原因,如左图所示时,L的长度对接收端的波形有影响,L越小,端接效果越好;如右图所示时,L的长度和接收端的波形影响不大,所以这种情况下的并联端接不需要考虑L的线长影响。

duanjie10-05.jpg

guideline中直接将左右两种并联端接一概而论,所以会有L线长的限制。

编辑:hfy

声明:本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人,不代表电子发烧友网立场。文章及其配图仅供工程师学习之用,如有内容侵权或者其他违规问题,请联系本站处理。 举报投诉
  • 拓扑结构
    +关注

    关注

    6

    文章

    323

    浏览量

    39133
  • 波形
    +关注

    关注

    3

    文章

    377

    浏览量

    31467
收藏 人收藏

    评论

    相关推荐

    线性拓扑结构CAN总线布线规范

    线性拓扑是CAN总线布线规范中最为常见的,如果采用了线性拓扑中的“T”型分支连接,按规定分支长度是不能大于0.3m的,需要更长的
    的头像 发表于 11-15 08:31 2.1w次阅读
    线性<b class='flag-5'>拓扑</b>结构CAN总线布线规范

    串口接收不等长的数据如何处理的呢?

    串口是一个很重要的通信方式,但是要用好串口并不是那么简单,比如如何接收不等长的数据等。你们是如何处理的呢?大家来说说你们的做法。
    发表于 05-15 08:02

    PADS要设分支等长在那里呢

    PADS要设分支等长在那里啊?各位大神 三个点,两个支点之间要等长 ,看样才看出来,总等长可以看出来,支点之间在那里看呢?
    发表于 01-13 09:52

    allegro16.6 T 等长

    各位大侠,Allegro16.6 T等长是如何设置的呢,请帮帮忙啦~~~~
    发表于 02-29 08:22

    T型及Fly_by拓扑之应用总结

    分支(也就是前面说的同等地位的分支)必须对称。这个在前面的T拓扑里面已经仿真结果了,在此就不在赘述。Fly_by
    发表于 06-03 20:28

    新手请教关于T型接点等长问题

    在ALLEGRO中设置好T型接点后,如下图所示据我的理解,ALLEGRO中T型接点等长设置的是图中BC和BD两断走线的等长,对吧??那如何设置AB走线的
    发表于 07-07 17:55

    Altium designer 等长布线

    同组信号之间的相对延时,避免出现时序问题。特别是像大型的LED屏,一个屏的大小就能达到上百平方,其刷新速率是非常高的,输入信号的频率达到几百兆赫兹甚至上千兆赫兹,而且信号的时序要求非常高,如果走线不等长
    发表于 03-09 09:54

    一个等时不等长的DDR

    高速先生原创文 | 刘为霞关于DDR的设计,经历过无数项目历练的攻城狮们,肯定是很得心应手的。对于信号质量方面的改善,相信大家应该已经自己的独门技巧了。同组同层,容性负载补偿,加上拉电阻等等,总有
    发表于 06-20 09:06

    请问什么方法能让AD做菊花链和T等长

    AD 做菊花链 和T等长 用什么方法???求教
    发表于 09-19 05:36

    以太网的接口信号在PCB走线的时候差分可以不等长么?

    以太网的接口信号,在PCB走线的时候,差分可以不等长么?如果要等长,误差是多少?
    发表于 04-07 17:38

    AD中关于绕等长的方式与方法

    第一步:连接好需要绕等长的线, 第二步: T+R T+R开始绕等长, TABTAB 键调出等长属性设置框 第三步:滑动走蛇形线即可;
    发表于 09-12 16:13 0次下载

    ddr3菊花链拓扑结构是什么

     在DDR的PCB设计中,一般需要考虑等长拓扑结构。等长比较好处理,给出一定的等长精度通常是PCB设计师是能够完成的。但对于不同的速率的D
    发表于 11-08 13:00 2.5w次阅读
    ddr3菊花链<b class='flag-5'>拓扑</b>结构是什么

    关于一个一个等时不等长的DDR设计

    关于DDR的设计,经历过无数项目历练的攻城狮们,肯定是很得心应手的。对于信号质量方面的改善,相信大家应该已经自己的独门技巧了。同组同层,容性负载补偿,加上拉电阻等等,总有一款适合你的DDR。但是
    的头像 发表于 03-26 11:57 2491次阅读

    【驱动】一种中断接收的不等长不规则uart数据机制

    一种中断接收的不等长不规则uart数据机制uart接收不规则的位置长度或者不固定长度的数据帧时判断是否接收完成一帧并可以进行处理的机制demo while(timeOut--
    发表于 11-16 18:51 9次下载
    【驱动】一种中断接收的<b class='flag-5'>不等长</b>不规则uart数据机制

    DDR PCB设计布线时,拓扑结构的选择

    在PCB设计时我们在处理DDR部分的时候都会进行一个拓扑的选择,一般DDRT点和Fly-by两种拓扑结构,那么这两种拓扑结构的应用场景和区
    的头像 发表于 11-27 07:40 1425次阅读