0
  • 聊天消息
  • 系统消息
  • 评论与回复
登录后你可以
  • 下载海量资料
  • 学习在线课程
  • 观看技术视频
  • 写文章/发帖/加入社区
会员中心
创作中心

完善资料让更多小伙伴认识你,还能领取20积分哦,立即完善>

3天内不再提示

浅谈高速信号的64B/66B编码方式

454398 来源:一博科技 作者:黄刚 2021-04-01 12:01 次阅读

很多人可能在想,8B/10B编码主要作用的优化直流平衡,从8bit中插2个bit进去,这样的话最终效果能够使长0或者长1的位数不超过5位,达到很好的效果。那64B/66B编码方式呢?在从64个bit中仅加入2个bit,能够很好的解决长0长1的问题吗?作用似乎只是杯水车薪,2个bit相对于64个bit太少了。但是这种64B/66B的编码方式流行至今,肯定是有它自己的优势所在,其实它和8B/10B编码还是有原理上和算法上的区别的。

当然,如果仅靠这2个bit来实现8B/10B的作用显然不太现实。其实上,这两个bit只是起一个同步头的作用,主要用于接收端的数据对齐和接收数据位流的同步。这两个bit有“10”和“01”两种同步表征方式,“01”表征后面的64个bit都是数据bit,“10”表示后面的64bit是数据和控制信息的混合,其他的“00”或者“11”都表征为错误信息。数据bit用“D”表示,每个数据码是8bit;控制bit用“Z”表示,每个数据码是7bit。其中在“10”这种数据控制信息混合的情况下,后8个bit划分为表征类型域,其后的56bit才是真正的控制信息或数据控制两者的混合。另外“S”表示包开始传送,“T”表示包传送结束,值得注意的是“S”只能在第0和第4字节出现。“T”可以出现在任何的字节。结构图如下所示:

o4YBAGBlRTqATK2QAAQEEmP_3Fw516.png

“S”字节

18-gscx-02.png

一个传输的例子如下:

18-gscx-03.png

那按照上面说的,新加的2个bit只是作为同步,那后面的数据可以如何优化呢?这里有一项区别于8B/10B编码的技术——扰码。

所谓扰码,就是一种将数据重新排列或者进行编码以使其最优化的方法。怎么才能最优化呢?就是使数据bit的“0”和“1”最大程度的达到随机分布,进一步减轻了抖动的码间串扰,提高了数据传输的可靠性。从本质上说,扰码就是为了达到这个目的而在传输数据进入信道传输之前,对其进行的比特层的随机化处理过程。它的方法就是使用上面prbs码型所说到的多项式,关于多项式的选择通常是基于扰码的特性,包括生成数据的随机度,以及打乱连0和连1的能力。从prbs多项式的角度说,其实就是重新生成伪随机码型的过程。

64B/66B的扰码使用的多项式是1+X39+X58。按照前期说的prbs生成器,得到该扰码器的框图如下所示:

18-gscx-04.png

prbs说的第39和第58位的异或运算,然后通过移位寄存器输出的码型结果。当然,前面说了,64B/66B编码的这种扰码方式目标是使数据的“0”和“1”最大程度的随机分布,减小连续出现的情况,因此它可能并不能适用于所有的码型,不像8B/10B编码一样对所有的bit组合都有出色的表现,具体还要看接收器的能力。但是无可否认,它最大的好处是效率比较高,传输冗余的bit只有2位,不像8B/10B编码需要20%的开销。这方面在更高速的传输环境下更具有优势。

编辑:hfy

声明:本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人,不代表电子发烧友网立场。文章及其配图仅供工程师学习之用,如有内容侵权或者其他违规问题,请联系本站处理。 举报投诉
  • 编码技术
    +关注

    关注

    1

    文章

    35

    浏览量

    11043
  • 高速信号
    +关注

    关注

    1

    文章

    223

    浏览量

    17677
收藏 人收藏

    评论

    相关推荐

    Texas Instruments品牌 ADC12DJ5200ALRSHP 耐辐射加固保障 (RHA)、300krad、12 位、双通道 5.2GSPS 或单通道 10.4GSPS ADC

    数进行权衡。支持 8b/10b64b/66b 数据编码方案。64b/
    发表于 01-31 15:22

    是否可以通过表 8-29. JMODE 8的模式下同时传输3个ADC的数据好让我在SFP+部分进行打包传输给以太网?

    我是否可以通过 表 8-29. JMODE 8 (12-bit, 4/2/1 lanes, 64B/66B) 的模式下同时传输3个ADC的数据好让我在SFP+部分进行打包传输给以太网
    发表于 11-19 07:37

    N8851A 100GBASE-KR/CR 64b/66b解决方案,带链接训练解码软件数据表

    from channel loss and system integration. Solution supports 64b/66b decoding and link training in one package.
    发表于 10-08 17:50

    浅析64B//66B编码

    长1的位数不超过5位,达到很好的效果。那64B/66B编码方式呢?在从64个bit中仅加入2个bit,能够很好的解决长0长1的问题吗?作用似
    发表于 07-19 07:35

    如何将接口的单个​​输出信号连接到LED外部和RTL代码?

    大家好, - 我在设计模块中使用Aurora 64b / 66b IP,它有一个总线接口“CORE_STATUS”,它包含Aurora核心的几种输出状态。 - 我把这个接口作为外部引脚,并输出到板上
    发表于 10-16 10:19

    10G EPON 标准IEEE 802.3av V1.3

    with "=" character in Frame- 30.3.2.1.2, page 4, line 15: "10GBASE-RClause 49 or clause 92 10 Gb/s 64B/66B" -missing comma and Clause s
    发表于 11-23 16:38 104次下载

    DS3600 安全监控电路,带有64B电池备份、加密SRAM

    DS3600 安全监控电路,带有64B电池备份、加密SRAM DS3600是具有64B加密SRAM的安全监控电路,为需要加密存储的应用设计,包括POS终端等。DS3600支持最高级别的
    发表于 03-31 09:55 682次阅读

    安捷伦推出支持以太网64b/66b协议解码和触发应用软件

    安捷伦科技有限公司(NYSE:A)日前宣布推出以太网 64b/66b 协议解码与触发应用软件,进一步扩展了其 Infiniium 示波器应用软件系列。Agilent Infiniium 系列是业界首款也是唯一一款支持 64
    发表于 10-26 09:03 976次阅读

    Xilinx 提供的高速多状态编码8b_10b编码

    Xilinx FPGA工程例子源码:Xilinx 提供的高速多状态编码8b_10b编码
    发表于 06-07 15:07 26次下载

    基于LVDS总线和8b_10b编码技术的高速远距离传输设计_郭虎

    基于LVDS总线和8b_10b编码技术的高速远距离传输设计_郭虎锋
    发表于 01-13 21:40 2次下载

    Xilinx更新“利用千兆位级串行I/O进行设计”课程

    了解如何将串行收发器应用到您的  7  系列  FPGA  设计中。了解并利用串行收发器模块的特性:如  8B/10B  和  64B/66B 
    发表于 02-09 02:20 245次阅读

    Xilinx推出UltraScale FPGA收发器设计

    了解如何在您的  UltraScale™ FPGA  设计中部署串行收发器。了解并利用串行收发器模块的特性,如  8B/10B  和  64B/66B 
    发表于 02-09 08:04 386次阅读

    高速串行通信常用的编码方式-8b/10b编码/解码解析

      论序 8b/10b编码/解码是高速串行通信,如PCle SATA(串行ATA),以及Fiber Channel中常用的编解码方式。在发送
    的头像 发表于 09-26 09:56 8745次阅读
    <b class='flag-5'>高速</b>串行通信常用的<b class='flag-5'>编码</b><b class='flag-5'>方式</b>-8<b class='flag-5'>b</b>/10<b class='flag-5'>b</b><b class='flag-5'>编码</b>/解码解析

    应用于以太网技术的64B/66B编码心得笔记

    采用8b/10b编码方式,可使得发送的“0”、“1”数量保持基本一致,连续的“1”或“0”不超过5位,即每5个连续的“1”或“0”后必须插入一位“0”或“1”,从而保证
    发表于 05-16 12:29 3323次阅读
    应用于以太网技术的<b class='flag-5'>64B</b>/<b class='flag-5'>66B</b><b class='flag-5'>编码</b>心得笔记

    64B-2000-360加速度传感器

    64B-2000-360加速度传感器采用先进的压阻式MEMS技术,64B加速度传感器采用全桥输出结构,0℃至50℃范围内温度补偿。64B加速度传感器的内部气态阻尼使其具有出色的抗冲击能力,频率响应可达8KHz。
    发表于 05-15 14:42 2次下载