0
  • 聊天消息
  • 系统消息
  • 评论与回复
登录后你可以
  • 下载海量资料
  • 学习在线课程
  • 观看技术视频
  • 写文章/发帖/加入社区
会员中心
创作中心

完善资料让更多小伙伴认识你,还能领取20积分哦,立即完善>

3天内不再提示

DDR4通道中过孔 stub对信号质量的影响分析

电子设计 来源:一博科技 作者:黄刚 2021-03-23 11:46 次阅读

今天要给大家分享的文章如下,这次的题目很容易读懂,就叫DDR4通道里,过孔的stub对信号质量的影响分析。

那主要肯定是讲过孔stub(残桩)对DDR4的影响咯。首先呢作者对DDR4的信号质量做了一些前提的判定和分析,例如要求通道的插损谐振频率点要大于5倍的时钟频率,按本文分析的3200Mbps来说的话,时钟是1.6GHz,因此要求的谐振频率点必须大于8GHz。

好,立马进入正题,看看作者是如何分情况对DDR4通道进行分析的。他们主要对3种不同的场景进行分析,一是颗粒版本的表层走线,那肯定就是没有过孔stub了;二是颗粒版本的内层走线,有过孔stub的情况;三是Dimm版本的内层走线,不仅有过孔stub,还包括了Dimm条连接器这个阻抗不匹配的点。下图就是三种不同case的示意图。

既然是详细的研究过孔stub对信号质量的影响程度,那肯定是需要不同的过孔stub长度的比较了。于是本文做了非常非常多的叠层进行分析,过孔stub从14层的52.7mil(内层走线都以L3层出线,分析不同叠层的最长过孔stub的情况)到28层的124.7mil。几乎涵盖了99%的应用需求。

另外,作者还给出了所使用的过孔的一些参数情况和进行3D仿真的模型。

好,我们一起来看分析的结果吧。

首先case1,表层走线,没有过孔stub的情况下,结果比较简单也比较明确,在3200Mbps的速率下信号质量比较好,在-16次方的严格误码率下,眼图仍有比较大的裕量。

那么进行case2的分析了。可以看到,过孔stub长度在73.1mil的时候是一个临界点,这个时候眼图刚好压在-16次方误码率的mask,再往下的话就不能满足该误码率的标准了。

104-10.png

那么case3呢,加上一个dimm条连接器之后的情况又会是如何呢?恩!是的,想到了会变差,但是,是不是没想到差成这样??

104-11.png

可以看到在Dimm条应用的情况下,50mil以上的stub都是有风险的,过不了-16次方误码率的标准。

进行完眼图的分析后,我们再来看看频域的分析,插损情况的对比。

首先进行了case2的73mil临界点和83mil不过的两种情况的对比。可以看到虽然只是10mil的差别,但是从下图红色框标出的几个点的损耗情况都有比较大的差异,几乎有30dB的区别。

104-12.png

而对比53mil的过孔stub长度下颗粒版本和Dimm条应用的情况如下。可以看到Dimm条模式下也会有接近10dB的差异了。

104-13.png

最后,作者给出了在不同过孔stub情况下的成功率的预测,非常的直观明了。

编辑:hfy

声明:本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人,不代表电子发烧友网立场。文章及其配图仅供工程师学习之用,如有内容侵权或者其他违规问题,请联系本站处理。 举报投诉
  • DDR4
    +关注

    关注

    12

    文章

    321

    浏览量

    40792
  • 信号质量
    +关注

    关注

    0

    文章

    7

    浏览量

    6800
收藏 人收藏

    评论

    相关推荐

    DDR4信号完整性测试要求

    DDR5已经开始商用,但是有的产品还才开始使用DDR4。本文分享一些DDR4的测试内容。DDR4 和前代的 DDR3 相比, 它的速度大幅提
    的头像 发表于 01-08 09:18 2032次阅读
    <b class='flag-5'>DDR4</b><b class='flag-5'>信号</b>完整性测试要求

    DDR设计需要背钻吗

    过孔stub越来越长,尖峰谐振点出现的频段会逐渐向低频移动,也就是说会逐渐影响到更低频段能量的衰减。当然对于点对点的高速串行信号来说,我们比较容易去下结论要不要背钻,现在随着我们的DDR
    发表于 11-14 15:23

    过孔当道,高速DDR4信号该何去何从?

    stub信号质量的影响分析。 那主要肯定是讲过孔stub(残桩)对
    发表于 02-28 17:13

    DDR4复位偏差要求是什么?

    (UG583)“UltraScale架构PCB设计用户指南”的V1.10表示(通常)DDR4接口信号reset_n不需要满足适用于地址/命令/控制组其他信号的偏移约束。但是,在专门引
    发表于 08-27 17:10

    佛山回收DDR4 高价回收DDR4

    佛山回收DDR4高价回收DDR4,佛山专业收购DDR4,深圳帝欧电子长期现金高价回收DDR4。帝欧电子赵生 ***,QQ:764029970//1816233102,mail
    发表于 07-15 19:36

    过孔STUB长,DDR信号“强”?

    近端颗粒处积累,所以近端颗粒的信号质量就成了通道的瓶颈,增加近端颗粒的过孔stub长度能够很好的衰减高频分量,使主芯片输出的强度减弱,上升沿
    发表于 05-11 09:11

    DDR4,什么是DDR4

    DDR4,什么是DDR4 DDR 又称双倍速率SDRAM Dual Date Rate SDRSM DDR SDRAM 是一种高速CMOS动态随即访问的内存美国JEDEC 的固态技术
    发表于 03-24 16:08 3413次阅读

    Xilinx FPGA DDR4接口应用分析

    本内容主要分析了基于FPGA的系统需求,赛灵思UltraScale FPGA DDR4和其他并行接口分析以及针对高性能高度灵活方案的PHY解决方案介绍。
    发表于 08-03 19:37 191次下载

    DDR4技术有什么特点?如何采用ANSYS进行DDR4仿真?

    本文介绍了DDR4技术的特点,并简单介绍了ANSYS工具用来仿真DDR4的过程。文章主要介绍的对象为DDR4 3200MHz内存,因为硬件极客对D
    的头像 发表于 10-14 10:37 2.5w次阅读

    DDR4设计规则及DDR4的PCB布线指南

    2014年,推出了第四代DDR内存(DDR4),降低了功耗,提高了数据传输速度和更高的芯片密度。 DDR4内存还具有改进的数据完整性,增加了对写入数据的循环冗余检查和片上奇偶校验检测。
    的头像 发表于 07-26 14:34 4.9w次阅读

    DDR4设计过孔STUB长,DDR信号“强”?

    众所周知过孔stub越短越好,为何这次却不走寻常路,偏偏要加长
    的头像 发表于 05-11 09:16 2791次阅读
    <b class='flag-5'>DDR4</b>设计<b class='flag-5'>过孔</b><b class='flag-5'>STUB</b>长,<b class='flag-5'>DDR</b><b class='flag-5'>信号</b>“强”?

    DDR4协议

    本文档定义了DDR4 SDRAM规范,包括特性、功能、交流和直流特性、封装和球/信号分配。本标准旨在定义符合JEDEC 2 Gb的最低要求x4、x8和x16 DDR4 SDRAM设备通
    发表于 11-29 10:00 26次下载

    DDR4DDR5规格之间的差异

    DDR4内存模块支持单个64位通道(如果考虑ECC,则为72位通道)。相比之下,DDR5内存模块配备了两个独立的32位通道(40位ECC)。
    发表于 05-08 10:27 2490次阅读

    浅谈Via stubDDR4并行链路上的表现

    做高速链路的小伙伴都知道,Stub总是会带来各种影响,或者导致阻抗突变,或者导致插入损耗曲线上存在谐振,等等。本文介绍了Via stubDDR4并行链路上的表现。下面是论文的全文。
    发表于 10-09 10:35 914次阅读
    浅谈Via <b class='flag-5'>stub</b>在<b class='flag-5'>DDR4</b>并行链路上的表现

    0706线下活动 I DDR4/DDR5内存技术高速信号专题设计技术交流活动

    米)02活动内容1、本次活动重点分析DDR4/DDR5的内存控制原理,内存控制技术的读写原理方法、原理图设计和关键的信号特征。讲解
    的头像 发表于 07-06 08:12 342次阅读
    0706线下活动 I <b class='flag-5'>DDR4</b>/<b class='flag-5'>DDR</b>5内存技术高速<b class='flag-5'>信号</b>专题设计技术交流活动