0
  • 聊天消息
  • 系统消息
  • 评论与回复
登录后你可以
  • 下载海量资料
  • 学习在线课程
  • 观看技术视频
  • 写文章/发帖/加入社区
会员中心
创作中心

完善资料让更多小伙伴认识你,还能领取20积分哦,立即完善>

3天内不再提示

这种技术可能会成为处理器高级高速缓存中使用的SRAM的替代产品

电子工程师 来源:半导体行业观察 作者:半导体行业观察 2020-11-04 17:31 次阅读

本月初,由七名Arm Research工程师组成的小组成立了一家名为Cerfe Labs的初创公司,以将过去五年来与位于科罗拉多州的Symetrix共同致力于的实验存储技术商业化。而这项称技术就叫做CeRAM(correlated electron)。按照他们的说法,这种技术可能会成为当今处理器高级高速缓存中使用的快速访问嵌入式SRAM的非易失性替代产品。除了能够在没有没有电源的情况下保存数据之外(SRAM做不到),CeRAM的尺寸可能比SRAM还要小得多,这可能会缓解IC领域的问题,因为业界保持缩小晶体管的能力已到尽头。

大多数半导体物理学都依赖于可以单独处理电子的假设。但是半个多世纪以前, Neville Francis Mott指出,在某些材料中,当电子被迫聚在一起时,“ [这些材料]会产生奇怪的事情,”前Arm研究部研究员,现为Cerfe Labs首席技术官的Greg Yeric说,其中之一是金属状态和绝缘状态之间的可逆转换,称为莫特转换(Mott transition)。世界各地的实验室一直在研究氧化钒和其他材料中的这种现象,而HP Labs最近则描述了一种依赖该原理的类似神经元的设备。

Yeric说:“通过与Symetrix的合作,我们认为我们拥有的是电控相关电子(correlated-electron)开关,这种材料可以切换电阻状态。”

这些公司正在探索多种材料,但是到目前为止,他们投入最多的材料是碳掺杂的氧化镍(carbon-doped nickel oxide)。氧化物的自然状态是不导电的。也就是说,与原子结合的电子的允许能态与自由移动的能态之间存在间隙。但是随着碳的掺杂,材料成为导体。碳改变了能带结构以减小间隙。Yeric解释说,这种从应有的氧化物到金属的变化是由于“相关”的电子-电子相互作用。如果从材料中提取出足够多的电子,则效应会降低到临界点,并且能带会分开,从而使材料再次成为绝缘体。

Yeric说:“我们有一组材料表现出这种转变,并且重要的是,在每一侧都具有非易失性状态”。

设备本身只是夹在两个电极之间的相关电子材料,其结构类似于电阻式RAM,相变RAM和磁性RAM,但复杂性不如后者。就像这三个一样,它是在硅上方的金属互连层中构造的,与SRAM的六个晶体管相反,它仅需要硅层中的一个晶体管即可访问它。Yeric说,该公司已经制造出了适合7纳米CMOS工艺的设备,并且它们的尺寸和电压都应可扩展,以适应未来的尖端半导体工艺节点。

但是CeRAM的速度可以使其很好地替代SRAM。迄今为止,他们已经使CeRAM具有2纳秒的脉冲宽度来写入数据,这与处理器的L3高速缓存所需的速度相当;Yeric说他们希望随着开发速度的提高。

碳掺杂的氧化镍材料还具有远远超过当今的非易失性存储器所能实现的性能,但尚未得到充分证明。例如,Cerfe Labs已证明该设备可在低至1.5开尔文的温度下工作,这远远超出任何非易失性存储器的工作温度范围,并且在量子计算控制电路中的作用范围内。在另一个方向,他们展示了器件在最高150°C的温度下工作,并表明其在最高400°C的温度下仍能保持其工作状态。但是这些数字受到该公司可用设备的限制。此外,该器件的工作原理表明,CeRAM应该自然抗电离辐射和磁场干扰。

Symetrix公司还开发了铁电RAM,在一项名为FRANC的美国国防高级研究计划局(DARPA)计划的理论研究中,探索了相关的电子材料,从而为新型计算奠定了基础。Symetrix“将模型放在一起,并能够预测材料”,另一位Arm老将CEO Eric Hennenhoefer说。

Yeric说:“系统设计人员一直在寻求改进的内存,因为几乎每个系统都在某种程度上受到它可以访问的内存的限制。” “在[Arm]讨论可能的未来技术时,我们遇到了Symetrix技术。我们最终基于该技术的许可(非常早且具有推测性),在不折衷的前提下提高了嵌入式内存的速度,密度,成本和功耗。

他说,CerfeLab的目标不是制造CeRAM,而是将技术开发到大型制造商将要接管开发的地步。新的内存技术从发现到商业化的过程通常至少需要八到九年的时间。他估计,CeRAM大约只需一半的时间。

在尚待解决的问题中,涉及存储器的耐用性-在存储器开始出现故障之前可以切换多少次。从理论上讲,CeRAM 设备中没有任何元件会磨损。但是认为现实世界中不会有问题是天真的。Yeric说:“总是有外在的东西限制耐力。”

责任编辑:lq


声明:本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人,不代表电子发烧友网立场。文章及其配图仅供工程师学习之用,如有内容侵权或者其他违规问题,请联系本站处理。 举报投诉
  • 处理器
    +关注

    关注

    68

    文章

    19156

    浏览量

    229066
  • sram
    +关注

    关注

    6

    文章

    763

    浏览量

    114629
  • 存储技术
    +关注

    关注

    5

    文章

    731

    浏览量

    45777

原文标题:​【行业资讯】这种存储旨在替代SRAM

文章出处:【微信号:gh_c8682fd6f974,微信公众号:半导体促进会】欢迎添加关注!文章转载请注明出处。

收藏 人收藏

    评论

    相关推荐

    使用高级事件触发调试高速嵌入式微处理器系统中的实时问题

    电子发烧友网站提供《使用高级事件触发调试高速嵌入式微处理器系统中的实时问题.pdf》资料免费下载
    发表于 10-28 10:36 0次下载
    使用<b class='flag-5'>高级</b>事件触发调试<b class='flag-5'>高速</b>嵌入式微<b class='flag-5'>处理器</b>系统中的实时问题

    TMS320C64x在高性能DSP应用中的高速缓存使用情况

    电子发烧友网站提供《TMS320C64x在高性能DSP应用中的高速缓存使用情况.pdf》资料免费下载
    发表于 10-21 09:43 0次下载
    TMS320C64x在高性能DSP应用中的<b class='flag-5'>高速缓存</b>使用情况

    寄存高速缓存有什么区别

    寄存高速缓存(Cache)都是计算机系统中用于存储数据的重要组成部分,但它们在功能、位置、容量、速度以及使用方式上存在着显著的区别。
    的头像 发表于 09-10 14:32 935次阅读

    请问现在高速运放clc501的替代产品的型号是什么?

    请问现在高速运放clc501的替代产品的型号是什么?
    发表于 09-05 08:09

    CP3SP33带高速缓存、DSP、蓝牙、USB和双CAN接口的连接处理器数据表

    电子发烧友网站提供《CP3SP33带高速缓存、DSP、蓝牙、USB和双CAN接口的连接处理器数据表.pdf》资料免费下载
    发表于 08-05 11:29 0次下载
    CP3SP33带<b class='flag-5'>高速缓存</b>、DSP、蓝牙、USB和双CAN接口的连接<b class='flag-5'>处理器</b>数据表

    Cortex R52内核Cache的相关概念(2)

    读/写分配是一种内存访问策略,用于确定处理器在访问内存时是否需要将数据加载到高速缓存中。
    的头像 发表于 07-15 10:35 1025次阅读
    Cortex R52内核Cache的相关概念(2)

    如何为T2G的CM7高速缓存启用ECC?

    如何为 T2G 的 CM7 高速缓存启用 ECC。
    发表于 07-02 07:57

    什么是ARM处理器?与x86的比较及其优缺点

    中央处理器(CPU)被用于我们每天使用的技术中,从智能手机到笔记本电脑再到可穿戴设备。这些处理器允许这些设备执行指令和任务,以便其执行其指定的功能。虽然当今使用的设备中使用了不同类型的
    的头像 发表于 06-26 16:49 705次阅读
    什么是ARM<b class='flag-5'>处理器</b>?与x86的比较及其优缺点

    使用.cmm闪存初始SW借助Trace32 SW脚本,数据无法从高速缓存内存读取特定扇区的数据,为什么?

    。 对于某个扇区,我们无法从高速缓存地址读取数据。 但通过非缓存地址,我们可以从同一地址读取数据,而且在复位(任何复位)后,我们可以同时从两个地址(缓存地址和非缓存地址)读取数据。 例
    发表于 06-03 08:20

    imec推出超导处理器,基于现有的CMOS制造工具

    近日,IEEE Spectrum刊文指出,比利时imec微电子研究所在现有的CMOS制造工具基础上,成功研发出超导处理器。该超导处理器主要借助“约瑟夫森节”的独特构造来构建基本逻辑单元及SRAM
    的头像 发表于 05-27 17:52 724次阅读

    全面认识PCIe基础与设备树

    CXL(Compute Express Link)是一种业界支持的高速缓存一致性互连协议,用于处理器、内存扩展和加速之间的通信。
    发表于 03-20 13:56 2359次阅读
    全面认识PCIe基础与设备树

    如何在多处理器系统中使用EMIF?

    我想在多处理器系统中使用 EMIF。 为此,应不时将地址和数据总线设置为高阻抗状态。 可能吗? 我找不到图纸中连接 EMIF 总线的位置? 直接连接到 PIN 或
    发表于 03-05 06:51

    处理器由什么组成 微处理器和cpu的关系

    处理器由以下几个主要组成部分构成:控制单元、算术逻辑单元、寄存组和高速缓存。 控制单元:控制单元是微处理器的核心组成部分,负责协调和控制整个微
    的头像 发表于 02-22 10:40 3568次阅读

    一文了解CPU高速缓存

    CPU的核心功能包括数据运算和指令控制。CPU运算的数据和执行的指令全部存储在CPU的寄存中,这些数据和指令又都来自于CPU高速缓存
    的头像 发表于 01-02 16:01 1494次阅读
    一文了解CPU<b class='flag-5'>高速缓存</b>

    简单认识高级处理器

    除了传统的处理器 (CPU、MPU/MCU、DSP 和 GPU),面向当代各种应用的高级处理器(Advanced Processors)层出不穷,例如加速处理单元 (Accelerat
    的头像 发表于 12-07 11:31 851次阅读
    简单认识<b class='flag-5'>高级</b><b class='flag-5'>处理器</b>