赛灵思里程碑式新品发布！

4G一样，5G技术也是在建设和商用中不断完善，这会导致接入网设备设计挑战不断提升，如何应对这样的挑战？我们来看看擅长自我突破的赛灵思这回又捣鼓出了 什么新品？

目前，我们已经进入了5G的第二波建设阶段，运营商提出了很多新的要求，如每个通道需要处理更多信息、需要更高的瞬时带宽，需要有更高的集成度水平等，当然也还有降低功耗、更高容量和更低成本的要求。

此外，运营商方面O-RAN（开放无线接入网） 和 TIP（Telecom Infrastructure Project，电信基础设施项目）的推进，也提出了开发基于开放和解耦架构的5G基站设备的需求，以满足运营商5G低成本建网和灵活快速网络部署需求。尤其是O-RAN提出要将 基站将变成基于通用硬件的平台，采用标准开放接口和硬件加速方案，实现软、硬件解耦和组件模块化，支持CU/DU/RU灵活部署。这些要求对5G基站设计提出了严峻的挑战。

“要应对这样的挑战只有依靠FPGA，有几个原因，一是5G 时代的 ASIC NRE 成本比 4G 时代高出 3 倍，二是ASIC需要两年设计周期，三是5G标准不断在升级，ASIC 难以适应5G NR 部署的变化，所以Zynq RFSoC DFE 是大规模部署的理想替代方案。”今天，Xilinx 公司有线与无线事业部高级总监Gilles Garcia在接受电子创新网等媒体采访时指出，“我们预计5G在未来十年还会不断地升级，很多原来采用ASIC的客户，都开始采用FPGA方案，赛灵思的Zynq RFSoC DFE可以说实现了两个领域的最佳平衡，它是结合了FPGA和ASIC两种器件的长处。包括ASIC的成本、性能和功耗和FPGA的自适应硬件和灵活性优势！ 我相信ASIC在大量无线电应用中还是有竞争力的，但由于5G市场的碎片化，50万台以下市场，DFE的竞争力很强！”

他提到的 赛灵思Zynq RFSoC DFE 就是我们今天要谈的重点，也是赛灵思今天重磅发布的新品--Zynq® RFSoC DFE！这是一个集赛灵思设计大成的里程碑式产品！

可以说，这是一类全新的具有突破性意义的自适应无线电平台，旨在满足不断演进的 5G NR 无线应用标准。据Gilles Garcia介绍 Zynq RFSoC DFE，通过硬化的无线电IP的突破性集成，大大地提高了效率。由于实现了突破性集成，该器件能够满足5G NR部署的全部的新要求，并且可以实现两倍的单位功耗性能。这是赛灵思唯一一个集成了无线的芯片，能够紧跟5G演进发展的自适应硬件！

Zynq RFSoC DFE 将硬化的数字前端（ DFE ）模块与灵活应变的可编程逻辑相结合（下图中蓝色部分都是集成的硬IP），为涵盖低、中、高频段频谱的广泛用例打造了高性能、低功耗且经济高效的 5G NR 无线电解决方案。可以说，Zynq RFSoC DFE 在采用硬化模块的 ASIC 的成本效益与可编程与自适应 SoC 的灵活性、可扩展性及上市时间优势之间实现了最佳技术平衡。

需要指出的是，这个产品系列已经迭代到第三代了，2016年，赛灵思推出了第一代Zynq RFSoC，主要覆盖4GHz以下频段，是2018年推出的第二代覆盖5GHz以下频段，主要针对中国和日本的频段，现在的第三代，将在11月份实现量产，覆盖到7.125GHz频段。“从2017年到现在的大多数5G的NR早期产品，都是采用Zynq MPSoC/RFSoC进行部署的。”Gilles Garcia强调。“当然这三代产品也都支持毫米波频谱和频带，从24—52GHz都支持，但我们今天推出的这款新产品，却不是简简单单的一个Zynq RFSoC的升级，它是一个质变，它针对无线市场，能够包含所有的硬化DFE链。”

如何应对5G多样性需求

5G 无线电所需的解决方案，不仅要满足广泛部署所提出的带宽、功耗和成本挑战，还必须适应三大关键 5G 用例：增强型移动宽带（ eMBB ）、大规模机器类通信（ mMTC ）以及超可靠低时延通信（ URLLC ）。

Gilles Garcia此外，解决方案必须能够随不断演进的 5G 标准进行扩展，如 OpenRAN（ O-RAN ）、全新的颠覆性 5G 商业模式。从下图看，即使是5G大规模的部署，4G也不会消失。我们有很多的运营商，希望无线电能同时支持4G和5G或者支持多模。Zynq RFSoC DFE可在单个无线电单元上，为多模式，包括LTE和5G和RAN共享提供支撑。

Zynq RFSoC DFE 集成了针对 5G NR 性能与节电要求而硬化的 DFE 应用专用模块，同时还提供了结合可编程自适应逻辑的灵活性，从而为日益发展的 5G 3GPP 和 O-RAN 无线电架构提供了面向未来的解决方案。

从右上图看带有O—RAN的分解RAN，分布式单元和无线电单元之间，会有基带的分裂，7.3、7.2、7.1，也就是需要在无线电单元和分布式单元之间灵活地分割基带处理，Zynq RFSoC DFE就能够做到这一点。

另外，频谱是在不断变化的，实际上未来还有很多频谱有待分配，如R16，R17版的5G标准，就会去许可一些之前还没有分配的频谱，如6GHz，7.125GHz等，另外还有毫米波的话，就是比52GHz更高的频段。所以Zynq RFSoC DFE在FIE和优化毫米波接口中，能够提供直接IF多频段，三频段等。

“我们现在集成到FDE里面的这些硬核IP，其实在之前几代RFSoC里面，它们是以软IP形式存在的，存在于可编程逻辑里。但现在我们提供的是经过3GPP认证和验证的，且也是经过实地部署的硬化IP，说明我们能够有能力去配置这些硬化IP，帮助我们在DFE里面能实现类似ASIC这种功能，既可以能支持4GLTE，也能够支持5GNR。”他强调，“我们的这个DFE，它仍然有集成扩展的处理器子系统，而且也有少量的可编程逻辑，但它很大一块是硬化ASIC IP，我们的DFE芯片能够实现8T8R的多频段操作。”

据他介绍，RFSoC DFE 硬化了所有的DFE IP，包括DPD，CFR，DDC / DUC，通道滤波器和其他一些信号处理IP，例如重采样和均衡器。这些是计算量最大的部分，设计可以直接受益于硬化的 IP 。RFSoC DFE还包括对ADC和DAC RF电路的一些更新，用以将模拟带宽扩展到7.125GHz。

有些人曾认为赛灵思 的Zynq RFSoC就是把FPGA集成了ADC和DAC，而且这些ADC和DAC的性能要弱于真正做ADC/DAC的厂家，其实这个想法大错特错，实际上 ，赛灵思Zynq® UltraScale+™ RFSoC集成的 RF-ADC（12 位）和 RF-DAC（14 位）与顶级模拟 IC 厂商提供的同样位精度数据转换器相比，不仅 NSD、IM3 和 ACLR 指标更胜一筹，而且赛灵思 Zynq UltraScale+ RFSoC 还能降低功耗，增强可编程性并提高集成度。因此，Zynq UltraScale+ RFSoC 便于系统设计人员创建非常灵活的 SDR 应用，并且解决竞争对手的直接 RF 采样解决方案存在的大量问题。这是集成的器件详细功能框图和指标截图。

赛灵思 Zynq UltraScale+ RFSoC 12 位 RF-ADC性能测试，其中 fin = –1dBFS @ 240MHz，fs = 3.93216GSPS（SFDR 使用赛灵思 RF 数据转换器评估工具测得）

Gilles Garcia表示Zynq RFSoC中的直接 RF采样转换器和数字RF的优势是可以自适应（通过软件控制）全球频段。RF采样转换器提供了DC到7.125GHz的RF范围，通过控制数字滤波器和一些简单的外部滤波器，RFSOC DFE可以在任何频带中工作。

另外，他表示在5G射频和数字链中的多个地方都需要滤波器。 不过在输入RF频率上需要一个相当简单的模拟镜像抑制滤波器。从这点看所有滤波器都是数字化的，包括抽取、内插和抽取滤波器在PG269文件中进行了描述。RFSoC DFE中的通道滤波器是可配置的，并满足3GPP对5MHz及更高频率的要求，这样设计师只需为其应用配置滤波器，而无需重新设计。

他表示Zynq RFSoC DFE可以满足不同载波需求的系统容量，该解决方案是业界唯一一款直接 RF 采样平台，能够在所有 FR1 频带和新兴频带（最高可达 7.125GHz）内实现载波聚合/共享、多模式、多频带 400MHz 瞬时带宽。这是业界唯一支持400MHz瞬时带宽的无线电平台，而且是为满足非常高的带宽而设计的

与上一代产品相比，Zynq RFSoC DFE 将单位功耗性能提升高达两倍，并且能够从小蜂窝扩展至大规模 MIMO（ mMIMO ）宏蜂窝。

他表示，当用作毫米波中频收发器时，Zynq RFSoC DFE 可提供高达 1600 MHz 的瞬时带宽。Zynq RFSoC DFE 的架构支持客户绕过或定制硬化的 IP 模块。例如，客户既可以利用支持现有和新兴 GaN Pas 的赛灵思经现场验证的 DPD，也可以插入其自有的独特 DPD IP。

该方案可以提供更高的运算量和更低的功耗，总功耗可以降低50%！

“这个DFE是一个非常完美、非常完整的一个单芯片方案，可以支持8T8R的无线电，也可以支持大规模的MIMO的5G NR，但是如果你也可以有两个DFE，可以实现16T16R 400MHz的无线电，四颗芯片可以实现32T32R方案，8颗可以实现是64T64R设计。”他强调，“如果未来3GPP引入了更高频段，我们也会跟进，另外，我们预计会在2022年到2023年把7nm工艺引入RFSoC。”

责任编辑：haq