0
  • 聊天消息
  • 系统消息
  • 评论与回复
登录后你可以
  • 下载海量资料
  • 学习在线课程
  • 观看技术视频
  • 写文章/发帖/加入社区
会员中心
创作中心

完善资料让更多小伙伴认识你,还能领取20积分哦,立即完善>

3天内不再提示

镀铜短线柱(STUB)如何影响高速信号?

凡亿PCB 来源:Altium 作者:Altium 2020-11-19 16:57 次阅读

随着信息化产业的不断推动,数字信号传输的速度越来越快,频率越来越高,传统设计的PCB板已经不能满足这种高频电路的需要。信号的完整性传输研究成为越来越关键的重要核心技术。当电路信号的频率增加到一定高度后,PCB中的导通孔PTH中无用的孔铜部分,其多余的镀铜就相当于天线一样,产生信号辐射对周围的其他信号造成干扰,严重时将影响到线路系统的正常工作,Backdrill的作用就是将多余的镀铜用背钻的方式钻掉,从而消除此类EMI问题。在降低成本的同时,满足高频、高速的性能。

背钻其实就是一种特殊的控制钻孔深度的钻孔技术,在多层板的制作中,例如8层板的制作,我们需要将第1层连到第6层。通常首先钻出通孔(一次钻),然后镀铜。这样第1层直接连到第8层。实际我们只需要第1层连到第6层,第7到第8层由于没有线路相连,像一个多余的镀铜柱子。这个柱子在高频高速电路设计中,会导致信号传输的反射、散射、延迟等,给信号带来完整性方面的问题。所以将这个多余的柱子(业内叫STUB)从反面钻掉(二次钻)。因此叫背钻。

镀铜短线柱(STUB)如何影响高速信号?

Stub即镀铜短线柱,如上图所示。没有连接信号线的通孔镀铜部分。下图所示为两种通孔结构的信号传输时电平转换眼图。左边是具有完整的Stub镀铜短线柱,右边的是Stubless没有镀铜短线柱的情况。可以看出,通孔镀铜短线柱在Pedestal Width这段区域其Pedestal Height消隐脉冲高度处于逻辑0到1和逻辑1到0转换中的不确定状态。这些不确定电平翻转区域,使得数字接收更难以确定接收的信号到底是逻辑1还是逻辑0。不确定逻辑状态的电平值与Stub镀铜短线柱的等效阻抗成比例。较高的通孔短线柱阻抗使得逻辑电平更接近于期望的低电平0和高电平1。因此逻辑电平翻转状态更为明确。如右图所示,类似于眼图的眼睛张开的范围更大。增加短线柱阻抗的有效方法是通过去除非功能焊盘来减小并联电容。虽然这些技术有所帮助,但它们通常不足以将失真减少到可接受的水平。

不确定电平翻转的区域宽度与短线柱的长度成比例。越短的短线柱Stub产生的不确定区域宽度越窄。减小不确定电平翻转区域宽度的简单方法是通过背钻来减小通孔镀铜柱的总长度。下图所示为进行了适当背钻的通孔PTH的眼图。可以容易地看出,在背钻操作之后剩余的镀铜短线柱长度(在眼睛的左上角和左下角的不确定区域减小),类似于张开的眼睛范围更大,确定电平转换正常工作区间更大。

应当注意的是,采用构造技术(例如激光钻孔和改变板层堆栈顺序)使得导线被移动到更靠近过孔短线柱端部的层,也可以用于减小短线柱长度。但在许多高密度PCB板和背板/中间板中,从制造和成本核算的角度来看,这些方式并不总是可行的。在这种情况下,唯一的选择是通过backdrilling背钻删除via stub。当然,短线柱Stub去除不是唯一可以应用于通孔的信号完整性改进技术。使用例如正在申请的专利技术,Sanmina-SCI的Opti-Via TM“通孔调谐”算法来优化未经背钻的通孔的剩余部分也可以进一步减少通孔引起的信号失真。

背钻孔有什么样优点和作用?

影响信号系统信号完整性的主要因素除设计、材料、传输线、连接器芯片封装等因素外,导通孔对信号完整性有较大影响。而背钻通过钻掉没有起到任何连接或者传输作用的通孔段,避免了多余Stub对信号完整性的影响。除此之外,背钻技术还有如下诸多优点。

减小杂讯干扰;

提高信号完整性;

局部板厚变小;

减少埋盲孔的使用,降低PCB制作难度。

背钻制作工艺流程

根据提供PCB,对PCB进行一钻定位并进行一钻钻孔;背钻的一钻孔偏会加大背钻孔与一钻孔对准度差异,对背钻精度造成较大影响,此处必须严格控制一钻孔位精度。

对一钻钻孔后的PCB进行电镀。此处孔铜不够的话,会严重影响要求。需采用低电流,长时间,一次性镀够。电镀后切片监控铜厚。电镀参数:15ASF×(48min+48min)。

采用钻刀对需要进行背钻的电镀孔进行背钻,二钻钻孔。背钻是利用钻机的深度控制功能实现盲孔的加工,以去除部分孔铜。其公差主要受到背钻设备精度和介质厚度公差的影响。

对整孔进行数值塞孔。背钻孔有一头大、一头小且有拐角的特点,理论上更容易产生气泡空洞,需要进行有效塞孔。

对塞孔处理后的板面进行处理。消除残留。由于铜面和树脂硬度有很大差异,需要保证磨板后板面平整。

背钻孔板技术特征有哪些?

背钻技术使用的情况比较特殊。要求也很复杂。通常应用与信号通信设备,大型伺服器,医疗电子,军事,航空航天等重要领域。这里领域有专业和深厚的技术储备和研发力量,需要进行高端技术和产品设计。通常来说,背钻孔板有如下技术特征。

多数背板是硬板

层数一般为8至50层

板厚:2.5mm以上

厚径比较大

板尺寸较大

外层线路较少,多为压接孔方阵设计

背钻孔板设计需要遵循的规则

一般首钻最小孔径>=0.3mm

一次钻的钻孔孔径推荐要求不低于0.3mm。如下图所示,首钻钻孔孔径用A表示。

背钻孔通常比需要钻掉的孔大0.4mm

背钻钻孔孔径一般推荐比一次钻孔径大0.25mm~0.4mm。保险起见推荐大0.4mm。如下图所示,背钻孔径用B表示。

背钻深度控制冗余0.2mm

背钻是利用钻机的深度控制功能实现的。由于背钻的钻刀是尖状的,钻到相应的层时由于钻刀的倾斜角总会保留有一小段余量。该背钻深度控制建议至少保留8mil即0.2mm。而且,在层叠设置的时候需要考虑介质厚度,避免出现走线被钻断的情况。如下图所示,背钻深度冗余用S表示。

如果背钻要求钻到M层,那么与M层相邻未被钻掉的层之间介质厚度最小0.3mm

背钻与走线间距

背钻孔的stub钻掉层走线与背钻的距离推荐不小于10mil(0.25mm)。如下图所示,虚线框圆圈距离背钻孔外沿的距离为10mil,在虚线框外都是安全的走线区域。

Altium Designer中如何设置背钻参数?

前面介绍了背钻技术以及背钻设计时需要考虑的参数。那么在Altium designer中该如何进行背钻设计中各参数的设置呢?下面用一具体案例来展示Altium Designer中进行背钻设计的方法。

步骤1:设置钻孔层对

首先打孔走线。比如一个8层板,从顶层Toplayer打孔,然后切换到Midlayer1上来走线。剩下的Midlayer2 到底层bottomlayer需要背钻Backdrilling。此处第一步就是在Design- Layer Stack Manager - Drill Pair 中设置。如下图所示,起始层Midlayer2,终止层Bottomlayer。切记要勾选Back drill pair选项框表示它是做背钻用的。

步骤2:确保信号层Midlayer1与背钻起始层Midlayer2之间层间距不小于0.3mm。

此处在层厚Thickness栏目,经检查满足要求。

步骤3:确定背钻孔需要钻掉的镀铜柱长度。

通过Layer Stack Manager中从Midlayer2到Bottomlayer之间的层厚加起来大概1mm左右。由于考虑到背钻深度控制冗余8mil(0.2mm),在层栈管理器页面Midlayer1与Midlayer2之间的层厚正好0.254mm介质厚度。因此可以设置需要钻掉的镀铜柱为1mm左右。当然这个数值需要根据工程师具体设计中根据要求可适当增减。

步骤4:设置背钻大小,深度以及网络

如下图所示,在设置Max Stub Length及需要钻掉的镀铜柱深度为1,mm。设置背钻孔大小为比原通孔大小半径大0.2mm。使得背钻孔与原通孔孔径大0.4mm。再设置需要背钻的过孔网络即可完成背钻相关的规则设置。

最终的效果在Altium Designer中3D显示如下图。

责任编辑:lq

声明:本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人,不代表电子发烧友网立场。文章及其配图仅供工程师学习之用,如有内容侵权或者其他违规问题,请联系本站处理。 举报投诉
  • PCB板
    +关注

    关注

    27

    文章

    1441

    浏览量

    51472
  • PCB设计
    +关注

    关注

    394

    文章

    4669

    浏览量

    85193
  • 高频电路
    +关注

    关注

    12

    文章

    220

    浏览量

    35661

原文标题:规则设置如何应用于我的PCB设计?—Back Drill背钻孔

文章出处:【微信号:FANYPCB,微信公众号:凡亿PCB】欢迎添加关注!文章转载请注明出处。

收藏 人收藏

    评论

    相关推荐

    高速信号测试知识分享

    什么是高速信号 随着电子技术的飞速发展,信息交换的速度不断提高,高速信号的频率和复杂度也不断增加,如何准确测试和测量高速
    的头像 发表于 11-08 11:50 135次阅读

    背钻设计时要优先保证哪一项,STUB长度真的是越短越好吗

    一下,这个背钻stub的要求有点不合理。” 背钻的来由及作用: • PCB制造过程中镀通孔其实可当作是线路来看,某些镀通孔端部的无连接,这将导致信号的折回共振也会减轻信号,且可能会造成信号
    发表于 09-09 15:28

    背钻设计时要优先保证哪一项,STUB长度真的是越短越好吗

    关于PCB背钻后stub的长度,一定是越短越好吗,追求0 stub,一直是广大设计工程师的梦想,直到有一天出了案例, 才追悔莫及,原来这么多年,我们都理解错了……
    的头像 发表于 09-09 15:27 1243次阅读
    背钻设计时要优先保证哪一项,<b class='flag-5'>STUB</b>长度真的是越短越好吗

    高速信号的电容要求

    电子发烧友网站提供《高速信号的电容要求.pdf》资料免费下载
    发表于 09-03 11:27 0次下载
    <b class='flag-5'>高速</b><b class='flag-5'>信号</b>的电容要求

    高效液相色谱的类型及特点

    的核心部件是色谱,色谱的性能直接影响到分离效果和分析结果。本文将介绍高效液相色谱的类型及特点。 一、色谱的分类 根据固定相的形态分类 (1)填充
    的头像 发表于 08-08 10:49 452次阅读

    高速信号的定义和仿真验证分析

    在数字电路中, 高速信号通常指的是指在超过信号传输线上限频率时会发生失真、波形变形或者数据丢失的信号。 这种高速
    的头像 发表于 07-23 11:37 1113次阅读
    <b class='flag-5'>高速</b><b class='flag-5'>信号</b>的定义和仿真验证分析

    接线如何应对电磁干扰

    德索工程师说道在现代电子设备中,接线作为电路连接的重要组成部分,其稳定性直接影响整个系统的性能。但不可忽视的是,电磁干扰(EMI)常常对接线造成不良影响,影响信号质量和设备运行的可靠性。
    的头像 发表于 07-04 15:56 282次阅读
    接线<b class='flag-5'>柱</b>如何应对电磁干扰

    激光焊锡在PCB电路板镀铜工艺的应用

    PCB电路板镀铜工艺是一个精细且复杂的过程,它涉及到多个步骤和参数的控制。首先,需要对电路板进行预处理,包括清洁和活化表面,以确保镀铜层能够牢固地附着在基材上。接下来,通过电镀或化学镀的方式,在
    的头像 发表于 05-27 16:48 630次阅读
    激光焊锡在PCB电路板<b class='flag-5'>镀铜</b>工艺的应用

    FPGA的高速接口应用注意事项

    ,以维持信号质量。 对于差分信号,建议使用示波器自带连接器或将信号短线引出良好连接到探头,避免使用差分探头的两根探针直接点触信号。 电源
    发表于 05-27 16:02

    高速差分信号有哪些

    高速数据传输领域,差分信号因其卓越的抗干扰能力和长距离传输能力而备受青睐。差分信号,简而言之,即两根线传输幅度相同、相位相反的一组信号。在差分信号
    的头像 发表于 05-16 16:39 895次阅读

    高速信号差分线的技术优势

    随着信息技术的飞速发展,高速信号传输已成为现代通信和数据处理中不可或缺的一环。在高速信号传输中,差分线技术因其独特的优势而得到广泛应用。本文将从差分线的基本原理、抗干扰能力、带宽容量、
    的头像 发表于 05-16 16:31 707次阅读

    公园高速公路景区校园IP网络广播音SIP音

    公园 高速公路 景区校园IP网络广播音SIP音 适用于学校、车站、教堂、工厂、仓库、公园停车场及露天市场 高速公路 等场所播放录制语音文件或背景音乐节目,专业一体化音箱设计,高强度
    的头像 发表于 04-16 09:20 453次阅读
    公园<b class='flag-5'>高速</b>公路景区校园IP网络广播音<b class='flag-5'>柱</b>SIP音<b class='flag-5'>柱</b>

    高速信号眼图测试的基本原理

    高速信号眼图测试的基本原理  高速信号眼图测试是一种用于衡量和分析高速数字信号的测试方法。在电子
    的头像 发表于 02-01 16:19 978次阅读

    为什么取名图腾?推挽电路和图腾电路的区别

    由于此结构画出的电路图有点儿像印第安人的图腾,所以叫图腾式输出(也叫图腾式输出)。
    的头像 发表于 01-30 14:57 7479次阅读
    为什么取名图腾<b class='flag-5'>柱</b>?推挽电路和图腾<b class='flag-5'>柱</b>电路的区别

    影响高速信号链设计性能的机制

    电子发烧友网站提供《影响高速信号链设计性能的机制.pdf》资料免费下载
    发表于 11-28 11:08 0次下载
    影响<b class='flag-5'>高速</b><b class='flag-5'>信号</b>链设计性能的机制