0
  • 聊天消息
  • 系统消息
  • 评论与回复
登录后你可以
  • 下载海量资料
  • 学习在线课程
  • 观看技术视频
  • 写文章/发帖/加入社区
会员中心
创作中心

完善资料让更多小伙伴认识你,还能领取20积分哦,立即完善>

3天内不再提示

FPGA零基础并不是你想的那样,门槛不低

电子工程师 来源:FPGA技术江湖 作者:FPGA技术江湖 2020-11-20 09:58 次阅读

FPGA是有门槛的,零基础并不是你想的那样,而且门槛不低的! 本篇给非电子类专业或者非技术行出身想要转行FPGA的大侠们,做个参考,各位大侠可根据自己情况,自行避坑。

本人FPGA百度贴吧吧主,今年年初到最近,有很多人加我要学习FPGA,然后我大概了解了一下,然后我大吃一惊。其实很早就先写这篇了,最近太忙了,没什么时间,今天就抽点时间大概说说。 大概情况描述:某培训机构(这里就不点名了,以免引起不必要的冲突),广告力度做的很大,给很多非电子类对口专业,做销售等等有想转行的人宣传零基础学习FPGA或者IC设计,为了盈利不择手段,反正个人感觉没必要。

本人电子专业出身,性格有比较爽直,看不惯别人被吃相难看的企业忽悠,大概了解了一下情况,基本上都是不适合学习的人群,年龄都是三十大几以上,学历都是初中、高中、专科(没到大专),非电子专业或者是毫不相关的专业,于是对应情况给了一些建议,基本上不建议学,但是具体决定看情况,决定自己做。 下面就说一下,FPGA是有门槛的,零基础并不是你想的那样! 先解释一下这里的零基础,这里的零基础并不是毫无专业要求,毫无学历要求,随便拉个人都可以学FPGA的。 解释一下,这里的零基础说的是起码接触过数字电路基础或者相关专业学生,之前没有好好学,后续想起FPGA,想从事这个行业,开始认真学习,这个叫零基础的意思。


总之,零基础并非毫不相关。 学历要求,按照近些年用人企业招聘要求,基本都是本科起步,有少部分专科类学生能力很强的也没有问题,毕竟做技术还是看能力的。大厂招聘基本都是名校硕士研究生起步,然后就是能力很强的也没有问题,再次说明做技术还是看能力的。 放在十年以前,FPGA方向基本上还是硕士研究生才能接触到,近些年,国内高校EDA课程开始慢慢建设完善,本科生基本慢慢开始普及,国内市场也好了起来,有需求,有供应。专业的人做专业的事。

去年下半年到今年年初,本人做了大半年的市场调研,调研对象超过一百家相关企业,还有近千名FPGA工程师,结果表明,目前FPGA工程师90%以上都是本科及以上学历,90%以上都是电子类对应专业,高薪(月薪大于2W)人员95%以上都是对口专业,数据表明的信息太多,明眼人应该都能看出来,这里不一一说明,这里也都是提及对本篇有作用的数据。 这里总结一下吧,搞FPGA研发要求不低的,本科学历,电子类相关专业,起码有数字电路基础,最好对搞技术有兴趣,能坐的住等等…… 非专业对口,非技术岗出身,学历差点意思等等想转行做FPGA开发的,慎重考虑吧,仅供参考!

责任编辑:xj

原文标题:荐读解惑 | FPGA是有门槛的,零基础并不是你想的那样,不要再被忽悠了!

文章出处:【微信公众号:FPGA技术江湖】欢迎添加关注!文章转载请注明出处。

声明:本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人,不代表电子发烧友网立场。文章及其配图仅供工程师学习之用,如有内容侵权或者其他违规问题,请联系本站处理。 举报投诉
  • FPGA
    +关注

    关注

    1635

    文章

    21837

    浏览量

    608329
  • 芯片
    +关注

    关注

    459

    文章

    51568

    浏览量

    429761
  • 电子
    +关注

    关注

    32

    文章

    1905

    浏览量

    89914

原文标题:荐读解惑 | FPGA是有门槛的,零基础并不是你想的那样,不要再被忽悠了!

文章出处:【微信号:HXSLH1010101010,微信公众号:FPGA技术江湖】欢迎添加关注!文章转载请注明出处。

收藏 人收藏

    评论

    相关推荐

    【嵌入式学习利器】STM32全流程虚拟仿真系统,零基础小白到软硬件全栈工程师的修炼之路

    。特别是计算机专业出身的同学,面对一堆硬件电路图和芯片手册,心里可能就一个字:懵。因此如何降低学习门槛,让零基础硬件小白快速入门,轻松掌握硬件工作原理与接口的使用,一直
    的头像 发表于 03-11 16:20 94次阅读
    【嵌入式学习利器】STM32全流程虚拟仿真系统,<b class='flag-5'>零基</b>础小白到软硬件全栈工程师的修炼之路

    在STM32L431上使用内部RTC,时间运行到23:59:59秒后,变为了24:00:00并不是00:00:00,为什么?

    大家好,我在STM32L431上使用内部RTC,时间运行到23:59:59秒后,变为了24:00:00,并不是00:00:00,并且weekday也没有加一,这是为什么呢?
    发表于 03-11 06:32

    【书籍评测活动NO.59】零基础开发AI Agent——手把手教你用扣子做智能体

    把握科技大势。 ▊《零基础开发AI Agent——手把手教你用扣子做智能体》 叶涛管锴张心雨 著 不懂编程也可以开发Agent Agent(智能体)是大模型落地的重要方向,是AI技术的下一个风口
    发表于 03-10 16:29

    Vivado Tcl零基础入门与案例实战【高亚军编著】

    Vivado Tcl零基础入门与案例实战-高亚军编写
    发表于 01-14 11:13

    离子型烟雾探测器工作原理并不是网上说的那样...

    “  离子型烟雾探测器的工作原理图很简单,但实际产品的实现方法及应用并非网上资料说的那样。 ” 互联网上的大部分资料都这样描述离子型烟雾探测器的原理: 离子型烟雾探测器包含一个电离室,其中放置有少量
    的头像 发表于 01-02 11:17 385次阅读
    离子型烟雾探测器工作原理<b class='flag-5'>并不是</b>网上说的<b class='flag-5'>那样</b>...

    用ADS1299-FE评估版测试时,在测试的时候VREFP是-2.45,并不是设计所说的4.5v,为什么?

    在用ADS1299-FE评估版测试时 采用内部参考,双电源供电模式 ,-2.5-2.5,但是在测试的时候 VREFP是-2.45,并不是设计所说的4.5v? 在提供的LABview测试时总得不到想看到的结果,想请问一下是什么问题呢? 是10uF电容击穿了?
    发表于 12-16 06:43

    LMP90100将寄存器配置为通道扫描模式3的时候,CHO-CH3并不是逐次扫描的,为什么?

    大家好,我用了LMP90100四个差分通道 配置CH0--CH3,现在发现将寄存器配置为通道扫描模式3的时候,CHO-CH3并不是逐次扫描的 结果就是CH0数据采集了5次,CH1可能采集3次,CH可能采集1次,CH3通道还是0次,请问是怎么回事
    发表于 12-02 07:56

    ADS1283使用SPI配置增益后,输出值与增益并不一致怎么解决?

    /32/64的增益,实际情况是,模拟输入信号不变,改变增益后输出的数据并不是跟设置值一致的,尤其是超过16倍后幅值增加很少。因为测试板的原因,我的配置是+5V供电,基准+5V,CLK为4.096MHZ,SCLK为2.048MHZ,感觉内部PGA的放大倍数是不是有问题呢?欢
    发表于 11-29 16:36

    零基础入门PCB工程师

    各位前辈大家好,零基础入门PCB工程师,有什么学习资料推荐吗?
    发表于 11-27 16:54

    不是,电容ESR寄生电阻并不是越低越好!

    、电源硬件文章精选华为海思软硬件开发资料 原文标题:不是,电容ESR寄生电阻并不是越低越好
    的头像 发表于 11-20 15:27 505次阅读

    FPGA接收ADC的DCLKP和DCLKM引脚,DCLK信号会出现规律性持续为0,在有DCLK信号时波形并不是恒定的,为什么?

    你好,我在FPGA接收ADC的DCLKP和DCLKM引脚(也即接收DCLK信号),用ILA抓出来的波形如下图所示,可以发现DCLK信号会出现规律性持续为0,且在有DCLK信号的时候,他的波形并不是
    发表于 11-19 08:08

    ADS1299将CLKSEL拉为高电平,CONFIG1中的CLK_EN位设置为1,示波器上显示的频率并不是2.048MHz,为什么?

    我将CLKSEL拉为高电平,CONFIG1中的CLK_EN位设置为1,示波器上显示的频率并不是2.048MHz,这会是什么原因造成的呢?
    发表于 11-14 06:58

    INA333输出为一纹波电压,并不是平滑的电压,为什么?

    我最近在欧时购买了TI的INA333芯片,输入的差分电压为32MV,共模电压为2.5V,VREF为2.5V,供电电压为5V,增益设置为60,输出为一纹波电压,并不是平滑的电压,不知道是为什么。
    发表于 08-13 07:57

    STM32L496 DMA收集到数据一半产生中断,但是仿真时发现并不是数据的一半,为什么?

    在使用定时器触发ADC+DMA,做数据采集发现,DMA收集到数据一半产生中断,但是仿真时发现并不是数据的一半。
    发表于 04-12 06:46

    FPGA 原型设计开发复杂性策略

    FPGA 被封装在更大的封装中,从而提供了更多的 I/O。"然而,I/O 的增加并不像逻辑资源那样引人注目。
    发表于 04-11 11:48 365次阅读
    <b class='flag-5'>FPGA</b> 原型设计开发复杂性策略