Vivado提供了一种以IP为核心的设计理念
Vivado提供了一种以IP为核心的设计理念，以增强设计复用率并缩短开发周期，同时，面向嵌入式设计，例如基于SoC系列芯片或者使用MicroBlaze的设计，相比于ISE，Vivado提供了更为友好的支持，这里就不得不提到IP集成器（IPI，IP Integrator）。 顾名思义，IP集成器要求设计输入必须是IP，但目前也支持将RTL模块直接添加到IPI中。在嵌入式设计中一定会使用到IPI，最终生成的文件为.bd文件（Block Design），如下图所示。
打开一个Block Design，就像打开一个空白画布一样，根据需要添加相应的IP：在“画布”的空白处点击鼠标右键，选择AddIP或者直接点击快捷栏中的“+”（如下图所示）。在弹出的对话框中输入IP名称，选中IP名称双击或直接拖拽到“画布”中。
责任编辑：lq
声明：本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人，不代表电子发烧友网立场。文章及其配图仅供工程师学习之用，如有内容侵权或者其他违规问题，请联系本站处理。
举报投诉
-
模块
+关注
关注
7文章
2655浏览量
47284 -
嵌入式
+关注
关注
5056文章
18962浏览量
301785 -
集成器
+关注
关注
1文章
7浏览量
2133
原文标题：在嵌入式设计中使用ILA
文章出处：【微信号：Lauren_FPGA，微信公众号：FPGA技术驿站】欢迎添加关注！文章转载请注明出处。
发布评论请先 登录
相关推荐
Vivado中FFT IP核的使用教程
本文介绍了Vidado中FFT IP核的使用，具体内容为：调用IP核>>配置界面介绍>>IP核端口介绍>>MATLAB生成测试数据>>测试v
深度揭秘！观测云产品核心理念
一个产品的强大生命力和竞争力，源自于其内在的哲学和理念。作为团队的领航者，我带领着每一位成员，坚守着这些核心理念。它们是我们设计和实现产品的基石，是我们在技术发展道路上的指南针。
rup是一种什么模型
部分）开发的，它基于统一建模语言（UML）和面向对象的软件开发方法。RUP提供了一种结构化的方法来开发软件，它包括一系列的阶段、迭代和里程碑
如何利用Tcl脚本在Manage IP方式下实现对IP的高效管理
在Vivado下，有两种方式管理IP。一种是创建FPGA工程之后，在当前工程中选中IP Catalog，生成所需
Vivado 使用Simulink设计FIR滤波器
vivado工程
System Generator提供了几种导入方法：
1、直接生成hdl网表文件。
生成的.v或.vhd文件直接例化dsp的IP核，用户可直接将代码文件
发表于 04-17 17:29
数智化转型的新篇章：企业如何在「数据飞轮」理念中寻求增长？
在当今的数字化浪潮中，企业对数据的渴求与日俱增。数据不再仅是辅助决策的工具，而是成为推动业务增长的核心动力。自从「数据中台」概念降温后，企业纷纷探寻新的数智化路径。在这个过程中，「数据飞轮」作为一种新兴的理念，
FPGA实现基于Vivado的BRAM IP核的使用
文章是基于Vivado的 2017.1的版本，其他版本都大同小异。 首先在Vivado界面的右侧选择IP Catalog 选项。
为多个Vivado工程复用远程IP高速缓存
在设计周期中，您可保留多个版本的工程，这些工程使用相同的 IP 和相同的配置。重新运行整个工程会导致每次都要重新生成 IP，很费时间。
工商网监
评论