0
  • 聊天消息
  • 系统消息
  • 评论与回复
登录后你可以
  • 下载海量资料
  • 学习在线课程
  • 观看技术视频
  • 写文章/发帖/加入社区
会员中心
创作中心

完善资料让更多小伙伴认识你,还能领取20积分哦,立即完善>

3天内不再提示

用Tcl实现Vivado设计全流程

FPGA技术驿站 来源:Lauren的FPGA 作者:Lauren的FPGA 2020-11-20 10:56 次阅读

在开始描述Non-project模式之前,我们要先确定执行的操作,通常包括如下操作:

设置芯片型号,设置源文件位置,设置生成文件位置,添加设计源文件,流程命令,生成网表文件,设计分析,生成bitstream文件。其中,流程命令是指综合、优化、布局、物理优化和布线。

设置芯片型号、源文件位置和生成文件位置如下图所示(文件名run_v1.tcl)。代码第5行设置了顶层模块的名字,第6行设置了源文件的位置,第7行设置了综合阶段生成文件的位置,第8行设置了实现阶段生成文件的位置。第10行至第14行则是实现阶段的每个子步骤的Directive。


责任编辑:lq

声明:本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人,不代表电子发烧友网立场。文章及其配图仅供工程师学习之用,如有内容侵权或者其他违规问题,请联系本站处理。 举报投诉
  • 芯片
    +关注

    关注

    455

    文章

    50851

    浏览量

    423974
  • TCL
    TCL
    +关注

    关注

    10

    文章

    1726

    浏览量

    88634
  • Vivado
    +关注

    关注

    19

    文章

    812

    浏览量

    66585

原文标题:用Tcl实现Vivado设计全流程(2)

文章出处:【微信号:Lauren_FPGA,微信公众号:FPGA技术驿站】欢迎添加关注!文章转载请注明出处。

收藏 人收藏

    评论

    相关推荐

    Vivado实现布局布线流程介绍

    一、前言 本文将介绍Vivado进行综合,以及布局布线的内部流程,熟悉该流程后结合Settings中对应的配置选项,对于时序收敛调试将更具有针对性。 二、Implementation(实现
    的头像 发表于 12-06 09:08 399次阅读
    <b class='flag-5'>Vivado</b>之<b class='flag-5'>实现</b>布局布线<b class='flag-5'>流程</b>介绍

    保偏光纤流程处理仪表技术说明书

    电子发烧友网站提供《保偏光纤流程处理仪表技术说明书.pdf》资料免费下载
    发表于 12-02 16:30 0次下载

    U50的AMD Vivado Design Tool flow设置

    AMD Alveo 加速卡使用有两种流程,AMD Vitis Software Platform flow 和 AMD Vivado Design Tool flow。比较常见的是 Vitis
    的头像 发表于 11-13 10:14 200次阅读
    U50的AMD <b class='flag-5'>Vivado</b> Design Tool flow设置

    每次Vivado编译的结果都一样吗

    tool inputs? 对大多数情况来说,Vivado编译的结果是一样的,但要保证下面的输入是一样的: Design sources Constraints Tcl scripts and command
    的头像 发表于 11-11 11:23 385次阅读
    每次<b class='flag-5'>Vivado</b>编译的结果都一样吗

    使用Vivado通过AXI Quad SPI实现XIP功能

    本博客提供了基于2023.2 Vivado的参考工程,展示如何使用Microblaze 地执行(XIP)程序,并提供一个简单的bootloader。
    的头像 发表于 10-29 14:23 364次阅读
    使用<b class='flag-5'>Vivado</b>通过AXI Quad SPI<b class='flag-5'>实现</b>XIP功能

    Vivado使用小技巧

    有时我们对时序约束进行了一些调整,希望能够快速看到对应的时序报告,而又不希望重新布局布线。这时,我们可以打开布线后的dcp,直接在Vivado Tcl Console里输入更新后的时序约束。如果调整
    的头像 发表于 10-24 15:08 345次阅读
    <b class='flag-5'>Vivado</b>使用小技巧

    Vivado编辑器乱码问题

    ,但是在Vivado里面打开sublime写的代码之后,经常出现中文乱码,让人很不舒服。究其原因就是一般来说第三方的编辑器是采用utf8的编码方式,而vivado的text editor不是这种方式。
    的头像 发表于 10-15 17:24 799次阅读
    <b class='flag-5'>Vivado</b>编辑器乱码问题

    万界星空科技电线电缆MES系统实现线缆流程追溯

    万界星空科技电线电缆行业的MES系统通过高度集成的数据平台和强大的追溯功能,实现了线缆从原材料入库到成品出库的流程追溯。
    的头像 发表于 09-19 15:14 283次阅读

    如何获取被复制的寄存器

    vivado -mode tclvivado -mode batch有什么区别?
    的头像 发表于 09-18 10:48 365次阅读
    如何获取被复制的寄存器

    PCBA加工流程解析:电子制造的关键环节

    一站式PCBA智造厂家今天为大家讲讲PCBA加工流程的关键环节有那些?PCBA加工电子制造的关键环节流程解析。在电子制造行业中,PCBA加工作为核心环节之一,承担着将电子元器件焊接到电路板上并组装
    的头像 发表于 09-18 09:51 632次阅读

    FPGA设计中 Verilog HDL实现基本的图像滤波处理仿真

    今天给大侠带来FPGA设计中用Verilog HDL实现基本的图像滤波处理仿真,话不多说,上货。 1、matlab代码,准备好把图片转化成Vivado Simulator识别的格式,即每行一
    发表于 05-20 16:44

    如何在AMD Vivado™ Design Tool中用工程模式使用DFX流程

    本文介绍了在 AMD Vivado™ Design Tool 中用工程模式使用 DFX 流程以及需要注意的地方。在使用 DFX 工程模式的过程中要把具体步骤映射到相应的 DFX 非工程模式的步骤,这样才能更好地理解整个流程的运行
    的头像 发表于 04-17 09:28 893次阅读
    如何在AMD <b class='flag-5'>Vivado</b>™ Design Tool中用工程模式使用DFX<b class='flag-5'>流程</b>?

    深入探索Vivado非工程模式FPGA设计流程

    在设计过程的每个阶段,设计者均可以打开Vivado集成开发环境,对存储器中保存的当前设计进行分析和操作。
    发表于 04-03 09:36 1027次阅读
    深入探索<b class='flag-5'>Vivado</b>非工程模式FPGA设计<b class='flag-5'>流程</b>

    如何禁止vivado自动生成 bufg

    Vivado中禁止自动生成BUFG(Buffered Clock Gate)可以通过以下步骤实现。 首先,让我们简要了解一下什么是BUFG。BUFG是一个时钟缓冲器,用于缓冲输入时钟信号,使其更稳
    的头像 发表于 01-05 14:31 2201次阅读

    Vivado时序问题分析

    有些时候在写完代码之后呢,Vivado时序报红,Timing一栏有很多时序问题。
    的头像 发表于 01-05 10:18 2191次阅读