0
  • 聊天消息
  • 系统消息
  • 评论与回复
登录后你可以
  • 下载海量资料
  • 学习在线课程
  • 观看技术视频
  • 写文章/发帖/加入社区
会员中心
创作中心

完善资料让更多小伙伴认识你,还能领取20积分哦,立即完善>

3天内不再提示

全球最大AI芯片竟有1.2万亿个晶体管

如意 来源:雷锋网 作者:包永刚 2020-11-21 09:40 次阅读

本周,Cerebras Systems证实其CS-1计算系统已达到新的性能里程碑,其速度远远超过现有CPUGPU所能达到的速度。

CS-1基于Cerebras的WSE处理器(世界上最大的计算机芯片),现在可以称其是最快的AI计算机。

Cerebras的WSE拥有1.2万亿个晶体管,40万个核心,面积为46225平方毫米,片上内存18GB。

根据Cerebras和美国能源部国家能源技术实验室(NETL)的数据,CS-1比领先的GPU竞争对手快10,000倍,比在最新一期TOP500超算排名中排名第82位的Joule超级计算机快200倍。

“我们非常自豪与NETL合作,并在科学计算的一项基本工作上取得了非凡成果。” Cerebras Systems的联合创始人兼首席执行官Andrew Feldman解释说,

“这项工作为科学计算性能的突破打开了大门。CS-1及WSE克服了传统无法实现高性能、实时性以及拓展性的障碍。这是因为,晶圆级集成拥有了巨大的内存和通信加速,远远超出了独立单芯片处理器(无论是CPU还是GPU)所能提供的能力。”

交付新的CS-1有大量工作,涉及稀疏、结构化的线性方程组,这个系统可以用于许多实际场景进行建模,包括流体动力学和能源效率。

尽管CS-1的数据令人印象深刻,但使用这个芯片可以运行哪些应用仍然存在疑问,高速计算机建模似乎是可行的,而超级计算和人工智能未来的潜在交汇点也令人兴奋。

台积电已与Cerebras Systems达成合作,InFO(集成式扇出封装技术)衍生的工艺开始量产意味着台积电可能在两年内开始商业化生产专用于超级计算机的AI芯片。

这款从去年推出就备受瞩目的超级AI芯片若进入商业化,机器学习或将迈入新台阶。
责编AJX

声明:本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人,不代表电子发烧友网立场。文章及其配图仅供工程师学习之用,如有内容侵权或者其他违规问题,请联系本站处理。 举报投诉
  • 芯片
    +关注

    关注

    454

    文章

    50460

    浏览量

    421952
  • AI
    AI
    +关注

    关注

    87

    文章

    30238

    浏览量

    268469
  • 机器学习
    +关注

    关注

    66

    文章

    8382

    浏览量

    132435
收藏 人收藏

    评论

    相关推荐

    NMOS晶体管和PMOS晶体管的区别

    NMOS晶体管和PMOS晶体管是两种常见的金属氧化物半导体场效应晶体管(MOSFET)类型,它们在多个方面存在显著的差异。以下将从结构、工作原理、性能特点、应用场景等方面详细阐述NMOS晶体管
    的头像 发表于 09-13 14:10 2308次阅读

    芯片晶体管的深度和宽度有关系吗

    一、引言 有关系。随着集成电路技术的飞速发展,芯片晶体管作为电子设备的核心元件,其性能的优化和制造技术的提升成为了行业关注的焦点。在晶体管的众多设计参数中,深度和宽度是两至关重要的因素。它们不仅
    的头像 发表于 07-18 17:23 604次阅读

    什么是NPN晶体管?NPN晶体管的工作原理和结构

    NPN晶体管是最常用的双极结型晶体管,通过将P型半导体夹在两N型半导体之间而构成。 NPN 晶体管具有三端子:集电极、发射极和基极。 N
    的头像 发表于 07-01 18:02 4345次阅读
    什么是NPN<b class='flag-5'>晶体管</b>?NPN<b class='flag-5'>晶体管</b>的工作原理和结构

    PNP晶体管符号和结构 晶体管测试仪电路图

    PNP晶体管是一种双极性晶体管,用于电子电路中放大、开关和控制电流的器件。与NPN晶体管相对应,PNP晶体管的结构特点在于其三不同的半导体
    的头像 发表于 07-01 17:45 2090次阅读
    PNP<b class='flag-5'>晶体管</b>符号和结构 <b class='flag-5'>晶体管</b>测试仪电路图

    世界第一AI芯片发布!世界纪录直接翻倍 晶体管达4万亿

    和相同的价格下,WSE-3的性能是之前的世界记录保持者Cerebras WSE-2的两倍。 该公司称,WSE-3芯片是专为训练业界最大AI模型而构建的,台积电5纳米工艺打造,包含惊人的4万亿
    的头像 发表于 03-21 17:34 552次阅读

    苹果M3芯片晶体管数量

    苹果M3芯片晶体管数量相当可观,相比前代产品有了显著的提升。这款芯片搭载了高达250亿晶体管,比M2
    的头像 发表于 03-11 16:45 858次阅读

    M3芯片有多少晶体管

    M3芯片晶体管数量根据不同的版本有所差异。具体来说,标准版的M3芯片拥有250亿晶体管,这一数量相比前代产品M2有了显著的提升,使得M3
    的头像 发表于 03-08 15:43 1024次阅读

    什么是达林顿晶体管?达林顿晶体管的基本电路

    达林顿晶体管(Darlington Transistor)也称为达林顿对(Darlington Pair),是由两或更多个双极性晶体管(或其他类似的集成电路或分立元件)组成的复合结构。通过这种结构,第一
    的头像 发表于 02-27 15:50 4890次阅读
    什么是达林顿<b class='flag-5'>晶体管</b>?达林顿<b class='flag-5'>晶体管</b>的基本电路

    ISSCC 2024台积电谈万亿晶体管,3nm将导入汽车

    台积电推出更先进封装平台,晶体管可增加到1万亿
    的头像 发表于 02-23 10:05 1196次阅读
    ISSCC 2024台积电谈<b class='flag-5'>万亿</b><b class='flag-5'>晶体管</b>,3nm将导入汽车

    晶体管Ⅴbe扩散现象是什么?

    晶体管并联时,当需要非常大的电流时,可以将几个晶体管并联使用。因为存在VBE扩散现象,有必要在每一晶体管的发射极上串联一小电阻。电阻R用
    发表于 01-26 23:07

    英特尔3D封装工艺进入量产,集成万亿晶体管

    众所周知,整个半导体领域正迈进一同时整合多个‘芯粒’(Chiplets,也被称为‘小芯片’)在同一封装中的多元时代。基于此,英特尔的 Foveros 及新型 EMIB(嵌入式多芯片互连桥接)等高级封装解决方案被誉为能将一
    的头像 发表于 01-26 09:44 562次阅读

    如何走向万亿晶体管之路?

    台积电预计封装技术(CoWoS、InFO、SoIC 等)将取得进步,使其能够在 2030 年左右构建封装超过一万亿晶体管的大规模多芯片解决方案。
    发表于 12-29 10:35 301次阅读
    如何走向<b class='flag-5'>万亿</b>级<b class='flag-5'>晶体管</b>之路?

    英特尔:2030年前实现单个封装内集成1万亿晶体管

    12月9日,英特尔在IEDM 2023(2023 IEEE 国际电子器件会议)上展示了使用背面电源触点将晶体管缩小到1纳米及以上范围的关键技术。英特尔表示将在2030年前实现在单个封装内集成1万亿
    的头像 发表于 12-28 13:58 694次阅读

    英特尔CEO基辛格:摩尔定律放缓,仍能制造万亿晶体

    帕特·基辛格进一步预测,尽管摩尔定律显著放缓,到2030年英特尔依然可以生产出包含1万亿晶体管芯片。这将主要依靠新 RibbonFET晶体管
    的头像 发表于 12-26 15:07 634次阅读

    晶体管的三极的电压关系大小

    晶体管是一种半导体器件,用于放大电信号、开关电路和逻辑运算等。它是现代电子技术和计算机科学的核心之一。在晶体管中,有三电极:基极、发射极和集电极。这三电极的电压之间的关系对于理解
    的头像 发表于 12-20 14:50 6064次阅读