0
  • 聊天消息
  • 系统消息
  • 评论与回复
登录后你可以
  • 下载海量资料
  • 学习在线课程
  • 观看技术视频
  • 写文章/发帖/加入社区
会员中心
创作中心

完善资料让更多小伙伴认识你,还能领取20积分哦,立即完善>

3天内不再提示

台积电携手美国客户共同测试、研发先进的“整合芯片”封装技术

我快闭嘴 来源:DeepTech深科技 作者:DeepTech深科技 2020-11-23 09:56 次阅读

据报道,全球最大半导体代工企业台积电正在与 Google 等美国客户共同测试、开发一种先进的“整合芯片”封装技术,并计划于 2022 年量产。

届时,Google 及 AMD 将成为其第一批客户,Google 计划将最新技术的芯片用于自动驾驶,而 AMD 则希望借此加大在与 Intel 之间竞争胜出的概率。

台积电将此 3D 封装技术命名为“SoIC(System on Integrated Chips)”,该方案可以实现将几种不同类型的芯片(例如处理器、内存或传感器)堆叠和链接到一个封装实体之中,因此得到的芯片尺寸更小,性能更强,能耗也更低。多名消息人士称,此技术将有助于半导体产业改变当前摩尔定律难以延续的现状。

2018 年 4 月,在美国加州圣克拉拉举行的第二十四届年度技术研讨会上,台积电首度对外界公布了这一技术方案,它的出现,迎合了“异构小芯片集成”的趋势,是该领域的关键技术之一。

根据台积电在会中的说明,SoIC 是一种创新的多芯片堆叠技术,一种晶圆对晶圆的键合技术。它是基于台积电的晶圆基底芯片(CoWoS)封装技术与多晶圆堆叠(WoW)封装技术开发的新一代创新封装技术,可以让台积电具备直接为客户生产 3D IC 的能力。

有别于传统的封装技术,TSMC-SoIC 是以关键的铜到铜接合结构,搭配直通硅晶穿孔(TSV)实现的 3D IC 技术。2019 年 4 月,台积电宣布完成全球首颗 3D IC 封装。

今年 4 月,台积电宣布封装技术再升级,针对先进封装打造的晶圆级系统整合技术(WLSI)平台,通过导线互连间距密度和系统尺寸上持续升级,SoIC 技术除了延续及整合现有整合型扇出(InFO)及 CoWoS 技术,在系统单芯片性能上也取得显著突破。

目前台积电已完成 TSMC-SoIC 制程认证,开发出了微米级接合间距制程,并获得较高的电性良率与可靠度数据。

无独有偶,在 3D 封装技术方面,三星英特尔也并没有落于人后。

今年 8 月,三星公布了自家的 X-Cube 3D IC 封装技术,其全称为 eXtended-Cube,意为拓展的立方体。在 Die 之间的互联上面,它使用的是成熟的硅穿孔工艺。

目前 X-Cube 测试芯片已经能够做到将 SRAM 层堆叠在逻辑层之上,通过 TSV 进行互联,制程使用三星自家 7nm EUV 工艺。

三星表示这样可以将 SRAM 与逻辑部分分离,更易于扩展 SRAM 的容量。另外,3D 封装缩短了 Die 之间的信号距离,能够提升数据传输速度并提高能效。

而英特尔则更为激进,早在 2018 年 12 月,就展示了名为“Foveros”的全新 3D 封装技术,这是继 2018 年英特尔推出嵌入式多芯片互连桥接(EMIB)封装技术之后的又一个飞跃。

今年 6 月 11 日,英特尔更是直接推出采用 Foveros 3D 封装技术和混合 CPU 架构的英特尔酷睿处理器 Lakefield。

另外,据多家消息人士称,规模相对较小的中芯国际也正在寻求点亮类似的先进芯片封装技能,他们也已经从台积电的一些供应商订购设备,以运行小型先进封装生产线。

封装,这个以往在芯片产业链中处于低端的流程,无疑已经成为多方势力角逐的新赛道,而不管“鹿死谁手”,消费者都将享受到更好的智能设备。
责任编辑:tzh

声明:本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人,不代表电子发烧友网立场。文章及其配图仅供工程师学习之用,如有内容侵权或者其他违规问题,请联系本站处理。 举报投诉
  • 芯片
    +关注

    关注

    454

    文章

    50432

    浏览量

    421900
  • amd
    amd
    +关注

    关注

    25

    文章

    5444

    浏览量

    133950
  • 3D
    3D
    +关注

    关注

    9

    文章

    2863

    浏览量

    107331
  • 封装
    +关注

    关注

    126

    文章

    7789

    浏览量

    142733
收藏 人收藏

    评论

    相关推荐

    OpenAI携手博通、打造内部芯片

    近日,据消息人士透露,OpenAI正在与博通和展开合作,共同研发其首款内部芯片,旨在为其人
    的头像 发表于 10-31 11:39 335次阅读

    OpenAI携手博通打造自主芯片

    OpenAI正在与博通和两大半导体巨头携手合作,共同打造其首款自主研发的“in-house
    的头像 发表于 10-30 16:17 229次阅读

    三星携手,共同研发无缓冲HBM4 AI芯片技术

    据最新报道,三星电子与携手共谋AI芯片的未来,双方正紧密合作开发下一代高带宽存储器(HBM4)芯片
    的头像 发表于 09-06 16:42 1447次阅读

    布局FOPLP技术,推动芯片封装新变革

    近日,业界传来重要消息,已正式组建专注于扇出型面板级封装(FOPLP)的团队,并规划建立小型试产线(mini line),标志着这家全球领先的半导体制造企业在
    的头像 发表于 07-16 16:51 894次阅读

    探索先进芯片封装技术:矩形基板引领创新

    在全球半导体产业日新月异的今天,(TSMC)再次站在了技术革新的前沿。据外媒最新报道,这家全球知名的芯片制造商正在研究一种新的
    的头像 发表于 06-24 10:54 703次阅读

    今日看点丨传研发芯片封装技术;戴尔、超微电脑将共同为马斯克xAI打造计算中心

    1. 传研发芯片封装技术 从晶圆级转向面板级
    发表于 06-21 10:18 908次阅读

    加速先进封装产能建设应对AI芯片需求

    随着英伟达、AMD等大厂AI芯片热销,先进封装产能成为市场紧俏资源。据悉,南科嘉义园区的C
    的头像 发表于 06-13 09:38 521次阅读

    跨制程整合晶体管架构并引入CFET,发布新一代芯片技术

    张晓强强调,半导体产业的黄金时代已然来临,未来AI芯片的发展几乎99%都依赖于先进逻辑技术
    的头像 发表于 05-24 15:09 767次阅读

    封装产能需求稳健,与日月光等伙伴合作满足客户需求

    现正与日月光紧密合作,后者拥有全面的2.5D CoWoS封装测试能力。随着人工智能(AI)日益普及,
    的头像 发表于 04-23 09:45 458次阅读

    携手苹果、英伟达、博通,推动SoIC先进封装技术

    现阶段,不仅致力于提升 CoWoS 封装产能,还全力推动下一代 SoIC 封装方案的大规模生产。值得注意的是,AMD 作为首个采用 S
    的头像 发表于 04-12 10:37 773次阅读

    加速推进先进封装计划,上调产能目标

    近期宣布加速其先进封装计划,并上调了产能目标。这是因为英伟达和AMD等客户订单的持续增长。
    的头像 发表于 01-24 15:58 524次阅读

    先进封装产能供不应求

    因为AI芯片需求的大爆发,先进封装产能供不应求,而且产能供不应求的状况可能延续到2025年
    的头像 发表于 01-22 18:48 938次阅读

    :AI芯片先进封装需求强劲,供不应求将持续至2025年

    近日,在法人说明会上表示,由于人工智能(AI)芯片先进封装需求持续强劲,目前产能无法满足
    的头像 发表于 01-22 15:59 834次阅读

    拟在铜锣科学园设先进封装晶圆厂

    今年6月,宣布启动先进封测六厂的运作,宣示3DFabric系统整合技术扩产的标志性成果。这
    的头像 发表于 12-20 14:09 528次阅读

    携手英伟达、博通共同开发硅光子技术

    来源:《半导体芯科技》杂志   携手博通、英伟达等客户共同开发硅光子
    的头像 发表于 12-19 09:25 895次阅读