0
  • 聊天消息
  • 系统消息
  • 评论与回复
登录后你可以
  • 下载海量资料
  • 学习在线课程
  • 观看技术视频
  • 写文章/发帖/加入社区
会员中心
创作中心

完善资料让更多小伙伴认识你,还能领取20积分哦,立即完善>

3天内不再提示

基于嵌入式CPU Smart Core实现机载飞行参数系统的设计

电子设计 来源:微计算机信息 作者:杜军 2020-11-27 10:29 次阅读

机载飞行参数系统和相关处理设备在地勤维护、飞行事故处理和飞行质量评估等方面发挥重要的作用。现在随着飞参设备使用频率增加,飞参数据卸载设备型号多、体积大、故障率高已经开始影响飞参的正常使用。

嵌入式技术的出现给开发和设计具有小型化、通用化、快速化和可靠性高的新型飞参卸载设备创造有利的技术条件。利用嵌入式技术可以提高飞参使用效率;通过简化操作步骤,采用与飞参地面处理相结合,飞参卸载变得更加便捷,设备可靠性大大增强。

1 嵌入式系统

嵌入式系统把计算机直接嵌入到应用系统中,融合了计算机软件、硬件通信半导体技术,是信息技术的终端产品。嵌入式系统是由嵌入式处理器、操作系统和应用软件组成。形象地说,嵌入式系统采用“量体裁衣”的方法把所需的功能嵌入到各种应用系统中,其硬件和软件都可以根据需要定制和集成。随着应用形式的不同,可有IP(International Property)级、芯片级和模块级三种体系结构。

IP 级把不同单元进行集成,各种嵌入式软件也以IP的方式集成在芯片中;芯片级是根据各种IT产品的要求,选用相应的处理器芯片(含MCUDSPRISC和MPU)、RAMROM/ EPROM/ EEPROM/Flash和I/O接口芯片组成操作系统,系统软件也以固件形式固化在磁盘中;模块级以X86为处理器构成系统模块。Smart Core 是以Am486为内核的嵌入式CPU,完全兼容X86的指令集,具有32位、低功耗等特点,又称为E86体系。Smart Core功能框图如图1所示。

2 总体设计

手持式通用飞参快速卸载器是依托飞机装备的飞行参数系统,采用目前先进的嵌入式技术进行开发,重点实现飞参卸载设备的小型化、通用化、和性能高的特点。根据不同型号飞参的数据卸载协议、接口电路、通讯方式和数据记录方式的不同,采用了Smart Core嵌入式技术,根据一线使用的实际情况,在原有设备的基础上增加了数据预处理、数据备份、数据纠错等功能。

基于嵌入式CPU Smart Core实现机载飞行参数系统的设计

图1 Smart core功能框图

2.1 系统组成

软件部分是在DOS 操作平台下开发的应用程序,包括数据卸载软件、用户交互软件、LE屏显示和控制程序、硬件驱动程序以及其它辅助程序,采用DOS平台考虑到采用I/O口读取12位并行码,由于Windows系统采用多任务、多线程机制,实际输出的脉冲几乎无法捕捉到,不能实时检测到12位并行码。而操作系统采用DOS,则可以实时检测到12位并行码,以P -300微机为例,用C语言中的inportb函数反复读取就可以满足要求。

硬件由Smart Core小系统、矩阵键盘管理系统、扩展电路和外设组成。Smart Core小系统是硬件核心部分,是手持式飞参数据卸载设备的CPU,它以DL公司的Smart Core模块为主,配合相应的扩展电路组成。在该系统中扩展了数据存储卡、16M SDRAM、2个标准串口和ISA总线接口。在ISA总线基础上又扩展了2M Flash、键盘接口、并行口、显示屏和符合SDLC协议的串口。矩阵键盘管理系统由89C51单片机、外围电路和程序组成,用于管理矩阵键盘、将矩阵键盘转换为PC机标准PS2格式。该设备的外设为薄膜式按键和图形点阵式液晶显示器。

系统采用大规模可编程逻辑器件、自编字库、信息编排等技术,扩展了ISA用户总线结构,通过该总线连接键盘、显示屏、CF卡驱动器和卸载接口等外部设备。

2.2 系统原理框图

系统原理框图如图2所示。

图2 系统原理框图

2.3软件主要功能

卸载器软件具有数据卸载、通道校验、履历设置、飞参自检、本机自检等基础功能。

2.3.1具备飞参地面站预处理软件的功能,包括:数据格式转换、履历信息提炼、数据解压缩等,实现了数据卸载、预处理一体化,简化了地面数据卸载和预处理操作,解决了数据转录的瓶颈问题。

2.3.2增加了数据备份功能,在卸载数据的同时可将其备份到数据存储卡中,实现了飞参数据的双重备份。

2.3.3提供了“数据导出”功能,保证卸载器在离位状态下,可根据现场需要,将指定数据导出。

3 技术难点及解决特殊技术

3.1 嵌入式开发平台的底层驱动

系统采用先进的Smart core作为开发平台,Smart core开发出的手持式设备具有体积小、重量轻、功能强、功耗低、温度范围宽和稳定性高的优点[4]。与其他嵌入式开发平台相比,Smart core更为突出的优点是扩展CF卡和DOC比较方便。但以Smart core为核心的嵌入式技术是一项全新的技术,开发技术难度较大。在系统设计过程中,首先要从Smart core扩展出符合ISA规范的用户扩展总线,这条用户扩展总线是连接Smart core及SDLC通讯协议接口、显示接口、键盘接口和DOC接口的纽带。系统采用大规模可编程逻辑器件CPLD,扩展出了符合ISA规范的用户扩展总线。

3.2 产品的通用化设计

现役国产飞参系列和型号多,每个型号飞参的记录方式、数据记录格式、卸载模式各不相同,卸载器彼此不通用。通过对各型机载飞参设备进行测试、研究,设计出可自动识别飞参型号的软件自适应接口和可进行一体化卸载数据的通用转换电路,解决了同一卸载器不能卸载不同型号飞参数据的难题。

3.3 数据卸载及处理的快速化设计

原飞参卸载器是将机载飞参数据直接拷贝下来,不具备数据预处理功能,飞参数据必须由专业人员带回飞参处理室,利用专用软件进行解压、还原后,才能进行分析。根据有关规定,飞行日当天必须卸载飞参数据后进行处理,如果按照日出动15架飞机,每架飞机飞行5个起落计算,数据从卸载到处理结束,需要14个小时。

该卸载器采用数据同步预处理技术,按照地面处理软件接口的要求,在数据卸载的同时,完成数据格式转换、履历信息提炼和数据解压缩等预处理工作,保证录入到地面处理系统的数据可直接分析,利用该设备,从数据卸载开始至处理结束,仅用1小时。

3.4 手持设备的抗干扰技术

系统硬件组成复杂,结构紧凑。系统集成和电路交叉连接产生的空间辐射干扰、外接电源干扰等问题比较突出,为了保证系统的稳定性和可靠性,本系统采用了以下抗干扰技术:

3.4.1采用一点接地技术,选择壳体的接地点作为系统的参考“地点”与飞机壳体相连,其它电路的接地点都与该点相连。

3.4.2采用综合屏蔽技术,减小电磁波的辐射干扰。壳体在设计加工时,采用进口铝材作为原材料,并进行了表面导电阳极化处理,搭铁电阻小,减小了元器件间的辐射干扰。

3.4.3使用软件抗干扰技术,采取数字滤波、指令冗余、标志判断等措施提高系统的稳定性,消除程序可能发生的弹飞、进入死循环或死机状态。

4 结束语

目前,该设备已在多个单位得到成功推广。按现在飞机与卸载器配置比例计算,使用该设备后,可节约经费上千万元,每年还可节约维修费用近百万元。一线使用证明,该设备设计新颖,技术独特,携带方便,操作简单,为飞参专业发展开辟了一条崭新的途径,提高快速保障能力,具有明显的军事和经济效益。

责任编辑:gt

声明:本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人,不代表电子发烧友网立场。文章及其配图仅供工程师学习之用,如有内容侵权或者其他违规问题,请联系本站处理。 举报投诉
  • 嵌入式
    +关注

    关注

    5059

    文章

    18972

    浏览量

    301924
  • cpu
    cpu
    +关注

    关注

    68

    文章

    10803

    浏览量

    210793
  • 计算机
    +关注

    关注

    19

    文章

    7352

    浏览量

    87628
  • 嵌入式CPU
    +关注

    关注

    0

    文章

    68

    浏览量

    3651
收藏 人收藏

    评论

    相关推荐

    基于嵌入式无线CPU短信通信终端系统的设计

    本文利用支持语音、短消息SMS ( ShortM es.sage Service)、数据通信、传真等业务的嵌入式无线CPU, 结合已有的单片机系统通过RS- 232接口连接嵌入式无线
    发表于 08-02 12:54 947次阅读
    基于<b class='flag-5'>嵌入式</b>无线<b class='flag-5'>CPU</b>短信通信终端<b class='flag-5'>系统</b>的设计

    嵌入式的那些事儿

    嵌入式系统。典型代表:智能手机、工业机器人、汽车电子、航空航天(四轴飞行器)、安防监控(IPC)等。嵌入式系统的技术特点低功耗(BLE、zi
    发表于 02-22 13:38

    基于嵌入式系统硬件平台的软件PLC实现设计

    1嵌入式软PLC的总体结构 嵌入式软PLC与嵌入式系统共享一个CPU,PLC和嵌入式
    发表于 06-19 06:20

    什么是嵌入式系统嵌入式系统的特点

    目录一、什么是嵌入式系统1、嵌入式系统的特点:2、嵌入式系统的软件组成:软件(含驱动、OS、应用
    发表于 12-22 07:32

    嵌入式系统开发圣经

    嵌入式系统开发圣经的内容: 第1章 嵌入式系统的介绍第2章 嵌入式SoC硬件系统概论第3章
    发表于 07-25 17:39 48次下载
    <b class='flag-5'>嵌入式</b><b class='flag-5'>系统</b>开发圣经

    嵌入式CPU指令Cache的设计与实现

    针对嵌入式CPU 指令处理速度与存储器指令存取速度不匹配问题,本文基于FPGA 设计并实现了可以有效解决这一问题的指令Cache。根据嵌入式五级流水线
    发表于 08-05 14:27 36次下载

    Qtopia Core嵌入式Linux上的移植及应用

    良好的人机接口界面(GUI)是嵌入式系统设计的一个关键技术,针对嵌入式软件开发中对快速有效地构建GUI 应用的迫切需求,分析了嵌入式Linux 下流行的GUI
    发表于 01-13 16:19 19次下载

    基于ARM的嵌入式系统及SNMP的设计与实现

    基于ARM的嵌入式系统及SNMP的设计与实现随着Internet的发展和后PC时代的到来,嵌入式系统成为当前IT产业的焦点之一,呈现了巨大的
    发表于 02-10 15:12 39次下载

    如何用FPGA实现嵌入式系统

    如何用FPGA实现嵌入式系统 一、概述     在许多领域中广泛应用的嵌入式计算系统(简称为嵌入式
    发表于 04-02 23:48 7705次阅读
    如何用FPGA<b class='flag-5'>实现</b><b class='flag-5'>嵌入式</b><b class='flag-5'>系统</b>

    基于FPGA的嵌入式CPU的VHDL建模和设计

    目前,基于FPGA 的嵌入式CPU核的设计已成为SOC设计的重要部分.提出一种嵌入式CPU核的VHDI 行为建模方法,与传统的基于电路结构建模的CP
    发表于 06-27 16:00 75次下载
    基于FPGA的<b class='flag-5'>嵌入式</b><b class='flag-5'>CPU</b>的VHDL建模和设计

    一种带Cache的嵌入式CPU的设计与实现

    基于FPGA平台实现嵌入式RISC CPU的设计。根据项目要求,实现指令集为MIPS CPU指令集的一个子集,分析指令处理过程,构建了
    发表于 09-26 14:24 1231次阅读
    一种带Cache的<b class='flag-5'>嵌入式</b><b class='flag-5'>CPU</b>的设计与<b class='flag-5'>实现</b>

    使用ARM核设计实现嵌入式CPU的AHB接口说明

    本文分析了基于芯核的嵌入式CPU 设计的特点,提出了设计基于ARM 核的嵌入式CPU内AHB 接口存在的空洞问题。结合体系的设计,给出了通过改进AHB 总线解决这些空洞的方法。最后讨论
    发表于 10-18 16:13 3次下载
    使用ARM核设计<b class='flag-5'>实现</b><b class='flag-5'>嵌入式</b><b class='flag-5'>CPU</b>的AHB接口说明

    FPGA实现嵌入式系统

    FPGA实现嵌入式系统(嵌入式开发报班哪个好)-该文档为FPGA实现嵌入式
    发表于 07-30 09:13 12次下载
    FPGA<b class='flag-5'>实现</b><b class='flag-5'>嵌入式</b><b class='flag-5'>系统</b>

    嵌入式操作系统FreeRTOS的原理实现

    嵌入式操作系统FreeRTOS的原理实现(嵌入式开发工具使用实验报告)-嵌入式操作系统FreeR
    发表于 07-30 12:03 31次下载
    <b class='flag-5'>嵌入式</b>操作<b class='flag-5'>系统</b>FreeRTOS的原理<b class='flag-5'>实现</b>

    基于ARM的FPGA嵌入式系统实现

    基于ARM的FPGA嵌入式系统实现(嵌入式开发工作怎么这么难找)-该文档为基于ARM的FPGA嵌入式系统
    发表于 07-30 13:03 15次下载
    基于ARM的FPGA<b class='flag-5'>嵌入式</b><b class='flag-5'>系统</b><b class='flag-5'>实现</b>