0
  • 聊天消息
  • 系统消息
  • 评论与回复
登录后你可以
  • 下载海量资料
  • 学习在线课程
  • 观看技术视频
  • 写文章/发帖/加入社区
会员中心
创作中心

完善资料让更多小伙伴认识你,还能领取20积分哦,立即完善>

3天内不再提示

SDRAM的功耗来源

ss 来源:宇芯电子 作者:宇芯电子 2020-12-06 07:41 次阅读

在现代的通信及基于FPGA的图像数据处理系统中,经常要用到大容量和高速度的存储器。SDRAM有一个同步接口,在响应控制输入前会等待一个时钟信号,这样就能和计算机的系统总线同步。在各种的随机存储器件中,SDRAM的价格低,体积小和速度快,容量大等优点而获得大家的青睐。

SDRAM功耗来源

SDRAM内部一般分为多个存储体,通过行、列地址分时复用,系统地址总线对不同存储体内不同页面的具体存储单元进行寻址。SDRAM每个存储体有即激活状态和关闭状态2个状态,。在一次读写访问完毕后,维持存储体激活状态称为开放的页策略(open-page policy) ,页面寄存器中保存已经打开的行地址,直到它不得不被关闭,比如要执行刷新命令等;访问完毕后关闭存储体称为封闭的页策略(close-page policy)。

为了更好地决定选择哪种策略,需要熟悉SDRAM 功耗的特点。SDRAM的功耗主要有激活关闭存储体、读写和刷新3个来源。在大部分程序中,激活关闭存储体引起的功耗占到访存操作的总功耗的一半以上I3。图1给出了对同一SDRAM行进行读写时,采用开放的页策略和封闭的页策略的功耗比较(假设激活关闭存储体一次消耗功耗为1) ,经计算可知,若连续的几个读写操作在同一行,采用开放的页策略可以节省功耗。

图1开放的页策略和关闭的页策略的功耗比较

根据上面对SDRAM功耗的特点的分析可知,尽量减少激活/关闭存储体引起的附加功耗开销,是优化SDRAM存储系统功耗的根本,另外不能忽视一直处于激活状态的存储体带来的功耗。

责任编辑:xj

声明:本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人,不代表电子发烧友网立场。文章及其配图仅供工程师学习之用,如有内容侵权或者其他违规问题,请联系本站处理。 举报投诉
  • FPGA
    +关注

    关注

    1625

    文章

    21619

    浏览量

    601148
  • SDRAM
    +关注

    关注

    7

    文章

    422

    浏览量

    55129
  • 通信
    +关注

    关注

    18

    文章

    5947

    浏览量

    135770
收藏 人收藏

    评论

    相关推荐

    SDRAM同步动态随机存储器的操作说明

    SDRAM是做嵌入式系统中,常用是的缓存数据的器件。基本概念如下(注意区分几个主要常见存储器之间的差异)。
    的头像 发表于 11-05 17:35 89次阅读
    <b class='flag-5'>SDRAM</b>同步动态随机存储器的操作说明

    ARM开发板的功耗分析与优化

    随着移动设备和物联网设备的快速发展,对低功耗的需求日益增长。 1. 功耗来源 ARM开发板的功耗主要来源于以下几个方面: CPU
    的头像 发表于 11-05 11:40 151次阅读

    TMS320C6000 EMIF至外部SDRAM接口

    电子发烧友网站提供《TMS320C6000 EMIF至外部SDRAM接口.pdf》资料免费下载
    发表于 10-26 10:06 0次下载
    TMS320C6000 EMIF至外部<b class='flag-5'>SDRAM</b>接口

    DDR4 SDRAM控制器的主要特点

    设计和功能对于提升系统性能、降低功耗以及增强数据可靠性起着至关重要的作用。以下是对DDR4 SDRAM控制器主要特点的详细分析,旨在覆盖其关键功能、性能提升、技术优化以及应用优势等方面。
    的头像 发表于 09-04 12:55 430次阅读

    DDR SDRAM的工作模式和特点

    DDR SDRAM,全称为Double Data Rate Synchronous Dynamic Random Access Memory,即双数据率同步动态随机存取存储器,是现代计算机系统中广泛采用的一种内存技术。以下将从DDR SDRAM的定义、工作模式及特点三个方
    的头像 发表于 08-20 09:44 578次阅读

    SDRAM的特点与应用

    同步动态随机存储器(Synchronous Dynamic Random Access Memory,简称SDRAM)是一种基于同步时钟的DRAM。
    的头像 发表于 07-29 16:56 1480次阅读

    SDRAM中的active命令介绍

    在向SDRAM 中的任何行发出 READ或 WRITE 命令之前,必须先打开该行。这是通过 ACTIVE 命令完成的。ACTIVE 命令的目的是打开或者说激活(active)bank中的一行并将数据从 DRAM 移动到bank的灵敏放大器。下图说明了 ACTIVE 命令的执行情况。
    的头像 发表于 07-29 09:53 361次阅读
    <b class='flag-5'>SDRAM</b>中的active命令介绍

    DDR SDRAMSDRAM功能及结构差异

    在计算机运算速度发展的过程中,需要提高内存的读写速率,只能通过提高时钟频率来提高SDRAM的读写速率。由于温度等因素的影响,SDRAM的内核时钟频率受限,无法进一步提升。
    发表于 04-06 09:26 1568次阅读
    DDR <b class='flag-5'>SDRAM</b>和<b class='flag-5'>SDRAM</b>功能及结构差异

    了解衍射的来源和含义

    本文从来源和含义以及计算光刻方面讲了衍射的来源
    的头像 发表于 01-19 10:59 1163次阅读
    了解衍射的<b class='flag-5'>来源</b>和含义

    smt32h750扩展sdram

    STM32H750是STMicroelectronics推出的一款高性能微控制器,其特点之一是可扩展的SDRAM(同步动态随机存储器)接口。本文将详细介绍STM32H750扩展SDRAM的相关知识
    的头像 发表于 01-04 14:09 1259次阅读

    DDR5 SDRAM规范

    JESD79-5B DDR5 SDRAM-2022 JEDEC
    发表于 12-25 09:51 16次下载

    Fpga Verilog SDRAM模块—单字读写案例

    笔者与SDRAM有段不短的孽缘,它作为冤魂日夜不断纠缠笔者。笔者尝试过许多方法将其退散,不过屡试屡败的笔者,最终心情像橘子一样橙。
    的头像 发表于 12-15 09:09 1299次阅读
    Fpga Verilog <b class='flag-5'>SDRAM</b>模块—单字读写案例

    浅谈DDR SDRAM的Timing具体时序参数

    通过 SDRAM 的 7 个模式寄存器,可以对 SDRAM 的特性,功能以及设置进行编程。这些寄存器本身通过 MRS 命令编辑。模式寄存器一般在初始化期间进行设定,但也可以在后续正常工作期间进行修改。
    发表于 12-02 13:44 4069次阅读
    浅谈DDR <b class='flag-5'>SDRAM</b>的Timing具体时序参数

    芯片功耗组成—internal power与总功耗的理解

    静态功耗(漏电功耗)是指芯片待机状态下所产生的的功率消耗,来源于MOS管内部的泄漏电流;泄漏电流有多个组成部分
    的头像 发表于 12-01 14:25 1.3w次阅读
    芯片<b class='flag-5'>功耗</b>组成—internal power与总<b class='flag-5'>功耗</b>的理解

    功耗双倍速率同步动态随机存取存储器介绍

    功耗双倍速率同步动态随机存取存储器 (Low Power Double Data Rate SDRAM, LPDDR SDRAM)简称为 LPDDR,是DDR SDRAM 的一种,由
    的头像 发表于 11-21 09:37 645次阅读
    低<b class='flag-5'>功耗</b>双倍速率同步动态随机存取存储器介绍