0
  • 聊天消息
  • 系统消息
  • 评论与回复
登录后你可以
  • 下载海量资料
  • 学习在线课程
  • 观看技术视频
  • 写文章/发帖/加入社区
会员中心
创作中心

完善资料让更多小伙伴认识你,还能领取20积分哦,立即完善>

3天内不再提示

关于代码与硬件电路的对应关系

GReq_mcu168 来源:玩转单片机 作者:玩转单片机 2020-12-09 15:59 次阅读

1.Verilog HDL描述

可综合电路Verilog HDL语言是对已知硬件电路的文本描述。所以编写前:

对所需实现的硬件电路“胸有成竹”; 牢记可综合Verilog HDL与电路结构一一对应的关系; 确认电路指标是什么:性能?面积? 硬件思维方式,代码不再是一行行的代码而是一块一块的硬件模块;

达到以上几点,就可以写出行云流水般的高质量代码。关于代码与硬件电路的对应关系,参见如下图片,引用自Synopsys官方文档和几本参考书:

13d66892-33d7-11eb-a64d-12bb97331649.jpg

1410cf0a-33d7-11eb-a64d-12bb97331649.jpg

14408e66-33d7-11eb-a64d-12bb97331649.jpg

148acad0-33d7-11eb-a64d-12bb97331649.jpg

14d4a506-33d7-11eb-a64d-12bb97331649.jpg

150bb0d2-33d7-11eb-a64d-12bb97331649.jpg

1547a88a-33d7-11eb-a64d-12bb97331649.jpg

156b8188-33d7-11eb-a64d-12bb97331649.jpg

2、自动化生成代码如果一定要有奇淫技巧的话,那么代码自动化生成技术就一定可以配得上这个称号。

近十年来,数字集成电路规模和复杂度飞速提高。这给数字集成电路工程师带来了不仅是脑力上的劳动的增加,更多是体力重复性工作的增多。传统的手工代码的编写存在很多弊端。

首先对于模块的代码工程师,要面对许多设计文件。而这些文件之间可能相互不一致,给代码的编写带来了很多的困扰。

其次,代码工程师需要将这些文件中的很多设计信息体现在代码中,其中一些信息是重复性的誊写。这不仅带来了很多枯燥复杂的工作量而且人工参与过多也容易引入很多粗心带来的错误。

再次,由于各个模块连接信号之多导致信号文件的手写工作量很大。每个信号文件小则几千行大则上万行信息。而且一旦有信号连接的变动需要相应修改多个模块的信号文件。

最后,如果设计文件改动相应的设计文件很容易出现哪几处忘记改动的问题。

而Perl脚本语言又有着强大的处理文本的能力。将脚本语言应用于数字电路设计中,作为设计文档和EDA工具的黏合剂,能够大大增加设计的速度。

具体方法为:使用脚本语言从设计文档中提取有用的信息来生成想要的Verilog HDL代码,从而大大减少了IC设计者的工作量,并提高了代码的质量。其好处有: (1)很好的设计一致性:保证了设计概念一旦变动即设计文档稍加修改,对应的Verilog HDL代码就会相应的改变,不需要工程师手动改变代码。 (2)兼容性强:该自动生成代码工具中设置了一个配置文件,供设计工程师的配置修改。对于不同的项目,通过修改配置该文件可以直接是代码相应变化,有一定的灵活性。此外,该自动生成代码工具已经应用于两个以上项目中,实践证明有很好的兼容性。 (3)代码维护方便:对于设计代码的更新或升级,只需要重新运行下该工具即可,不需要一点点该写代码。 (4)使用简单:将很多脚本集成在一起,使用工具时只需要运行一条命令即可。本文将举一个Perl语言在代码自动生成中的应用实例,下图为一SoC芯片中全芯片的时钟控制电路框图:

15975362-33d7-11eb-a64d-12bb97331649.jpg

时钟控制模块实现配置PLL参数、选择输出时钟源、时钟分频、时钟门控、bank切换、输出时钟等功能。3G、4G是系统通讯单元,向时钟控制单元申请时钟。PLLs是时钟源,是时钟控制单元的输入。 时钟控制单元有七大主要模块,分别为时钟源控制模块、bank切换模块、分频模块、时钟门控模块、多路选择器模块、寄存器、3G4G时钟握手模块。时钟源控制模块控制时钟源的大小、开关。bank切换模块使时钟控制单元能正常工作在不同的电压下。

时钟控制单元的的工作机理如下:首先,外部模块向时钟控制单元请求时钟,并修改并写寄存器状态;时钟源控制单元根据寄存器中的内容配置时钟源Plls,并提供了所有的时钟源。然后,分频器完成这些时钟源预分频的操作,并将其作为多路选择器的时钟源。而多路选择器则从输入的时钟源中选择输出主时钟。 主时钟通过分频模块产生所有的分频使能信号,这个过程中,需根据寄存器所配置的分频数来输出不同的频率的时钟。同时,根据系统的实时需求,通过由SPCU控制的bank选择器完成门控时钟的实现,降低系统的功耗。

以上是时钟控制模块的功能分析,那么如何通过代码自动生成技术来实现呢? (1)首先,我们把这些模块梳理下,形成一个自顶向下的层次结构,如下图。如图中所示,顶层模块完成对底层模块的连接,底层模块实现时钟控制单元的功能。

15d57d22-33d7-11eb-a64d-12bb97331649.jpg

针对代码自动生成问题,对于顶层模块来说,承担的功能是自动地将底层数十个模块连接起来。对于底层模块来说,需要根据不同的功能定制需求,来自动化地生成所有功能性的代码,然后被顶层调用和连接。这样的话,就存在两个问题:[1]自动生成顶层模块?[2]自动生成底层模块?

(2)顶层模块:通常来说,对于一个复杂的SoC芯片,会有万数量级的信号需要进行匹配和连接。而能够自动生成的信号文件中的信号连接有两个特点:一是信号命令规律性强二是信号的连接关系可以从设计文件中体现。满足了这两点,便可以实现信号文件的自动化。

(3)底层模块此处即可体现Perl脚本强大的数据处理功能,针对该问题,将脚本划分为三类:提取脚本、生成脚本和集成脚本三种。提取脚本用来从输入文件中提取有用的设计信息到存储单元中;生成脚本从存储单元获得有用信息来生成各个功能模块的代码;集成脚本将所有的脚本集成在一个脚本里,方便统一化使用。以下是代码生成的脚本流程图:

15f08298-33d7-11eb-a64d-12bb97331649.jpg

如图所示,输入的文件都是excel和文本形式,Perl脚本首先读取技术文档,从中解析出时钟模块所需的连接、频率、时钟域等信息,基于此信息建立一个数据库。然后,根据实际芯片的具体需求,即配置文件,生成相应的自动化控制模式和需求。 最终,依据配置文件和数据库,完成所有所需verilog代码的生成。需要注意的是,并不是所有的代码都可以自动生成,有些结构特殊的电路,只能通过手工编写来完成。所以,自动编写通常完成较为规整的、有规律性的代码,手工书写作为补充。这样即可保证得到高质量的代码。


责任编辑:lq

声明:本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人,不代表电子发烧友网立场。文章及其配图仅供工程师学习之用,如有内容侵权或者其他违规问题,请联系本站处理。 举报投诉
  • Verilog
    +关注

    关注

    28

    文章

    1343

    浏览量

    109983
  • 代码
    +关注

    关注

    30

    文章

    4747

    浏览量

    68348
  • 硬件电路
    +关注

    关注

    39

    文章

    241

    浏览量

    29193

原文标题:如何写出高质量Verilog HDL代码?这一做法值得推荐

文章出处:【微信号:mcu168,微信公众号:硬件攻城狮】欢迎添加关注!文章转载请注明出处。

收藏 人收藏

    评论

    相关推荐

    ADS5546模拟输入和数字输出的对应关系是怎样的?

    1、从规格书中没有找到ADC的模拟输入和数字输出的对应关系,请问对应关系如何? 2、我们外部给入0.75V的模拟信号,理论上数字输出应该是多少。
    发表于 11-15 08:25

    I2S数据和电压之间的对应关系是什么?

    请教一个问题,就是音频的I2S数据,换算成电压,二者之间的对应关系或者公式是什么呢?
    发表于 11-05 08:25

    使用福禄克寻线仪套件查找负载与开关的对应关系

    不清晰的负载与开关(通常指断路器或保险丝)对应关系,可能导致在设计和维护过程中出现错误,增加电击和触电的风险。一但发生紧急故障或问题,维护人员无法快速做出正确判断,可能会增加系统停机范围或时间甚至导致人身危险。
    的头像 发表于 08-16 10:05 324次阅读
    使用福禄克寻线仪套件查找负载与开关的<b class='flag-5'>对应</b><b class='flag-5'>关系</b>

    AMC1302-Q1芯片输入输出电压对应关系是怎样的?

    AMC1302-Q1芯片输入输出电压对应关系是怎样的?根据数据手册中,增益41,输出Vo=(V+—V-)=1.44+41*Vi 吗? 另下面电路图是TI官网上的设计,输入1.2mV/A与输出77.7mV/A,是怎样计算得出的?
    发表于 08-08 08:01

    CYUSB2014-BZXC是否有可能在固件上更改逻辑插座和EP之间的对应关系

    我对 CYUSB2014-BZXC 有疑问。 是否有可能在固件上更改逻辑插座和 EP 之间的对应关系? 如果是这样,您能告诉我应该参考哪些示例代码吗?
    发表于 07-03 07:54

    请问如何确定无刷电机uvw三相和hall传感器abc的对应关系

    对于直流无刷电机,除了从厂家参数中了解UVW三相与霍尔传感器ABC的对应关系,还有什么方法可以自己测试出这种对应关系,寻找一种确定电机UVW相与Hall 传感器ABC的
    发表于 04-22 06:13

    谐波电流和谐波电压对应关系

    谐波电流和谐波电压对应关系 谐波电流和谐波电压之间的关系是电磁学中非常重要的一个概念,它们在实际电路和电力系统中具有广泛的应用。要理解这种关系
    的头像 发表于 04-08 17:11 2282次阅读

    verilog调用模块端口对应方式

    Verilog是一种硬件描述语言(HDL),广泛应用于数字电路设计和硬件验证。在Verilog中,模块是构建电路的基本单元,而模块端口对应
    的头像 发表于 02-23 10:20 1637次阅读

    FPGA资源与AISC对应关系

    芯片。 内部互联线(Interconnects):用于连接上述的各种资源。 而ASIC是为特定应用定制的硬件电路,其设计和制造过程是一次性的。因此,ASIC的资源与FPGA的对应关系
    发表于 02-22 09:52

    常见的放大电路参数关系

    放大电路的参数关系通常可以通过放大电路的基本公式来判断。常见的放大电路参数包括增益(A)、输入电阻(Rin)、输出电阻(Rout)等。以下是一些常见的放大
    的头像 发表于 01-02 18:08 1038次阅读
    常见的放大<b class='flag-5'>电路</b>参数<b class='flag-5'>关系</b>

    原理图元件引脚名称要和pcb对应

    原理图元件引脚名称和PCB对应是非常重要的,因为它们直接关系电路的正确连接和功能的实现。在进行电路设计和制造时,准确地对应元件引脚可以减少
    的头像 发表于 12-29 10:37 1573次阅读

    AD9288输入与输出的对应关系是什么?

    AD9288输入与输出的对应关系是什么??
    发表于 12-22 06:08

    电机故障与RA70报警的对应关系是什么?

    发一个帖子,请大家帮忙归纳一下,电机故障与RA70报警的对应关系,比如说电机电枢接地,电枢开路,电枢匝间短路,类似的还有励磁绕组,再比如换相器损坏,换相器环火等
    发表于 12-18 08:20

    关于锂电池管理系统的硬件电路方案

    本文介绍一套关于锂电池管理系统的硬件电路方案。其本身是一套已经实际应用的成熟的方案,功能包括单电池放电模组,电池组放电模组。硬件电路方案包含
    的头像 发表于 12-11 10:57 1889次阅读
    <b class='flag-5'>关于</b>锂电池管理系统的<b class='flag-5'>硬件</b><b class='flag-5'>电路</b>方案

    AD1938模拟输入与数字信号的对应关系是什么?

    这是AD1938的芯片接线图,因为想要获取模拟信号与数字信号的对应关系,我静态输入了一些定值给DAC,然后测得8个输出引脚的电压都是1.5V左右,我不知道这个对应关系是什么?????
    发表于 11-28 08:07