Esperanto公司实现1000多核RISC-V处理器
对x86处理器来说，开源的RISC-V处理器威胁越来越大，它不仅能实现5GHz的超高频率，现在多核并行上也甩开了x86，Esperanto公司已经实现了1000多核RISC-V处理器。
RISC-V峰会将在12月8到10日举行，这几天有不少公司都公布了自己基于RISC-V指令集的新产品，比如希捷发布的硬盘主控芯片。
Esperanto公司是一家初创企业，他们将在这次峰会上推出自研的ET-SoC-1处理器，主要面向大规模机器学习应用。
这个处理器只用单芯片就集成了1000多个RISC-V内核，其内部有2种64位通用核心，一个名为ET-Maxion，2018年的RISC-V峰会上就展示过了，这是一种高性能核心，采用了超标量乱序执行内核设计。
还有一种核心名为ET-Minion，是低功耗核心，使用的是精简、顺序执行多线程内核，并集成了大量的矢量/张量协处理单元，用于加速机器学习。
除了先进的内核架构，ET-SoC-1处理器还支持目前的各种软件堆栈，支持RISC-V神经网络编译器，及业界标准的框架，比如PyTorch，ONNX和Glow，接口使用的也是标准的PCIe总线，与现有系统兼容。
根据Esperanto公司的说法，ET-SoC-1处理器能够提供多倍于x86、GPU、FPGA解决方案的性能，使得数据中心的性能密度达到了前所未有的水平。
不过他们没有提供具体的性能及功耗水平，应该会在RISC-V峰会上才会公开。
责任编辑:pj
声明：本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人，不代表电子发烧友网立场。文章及其配图仅供工程师学习之用，如有内容侵权或者其他违规问题，请联系本站处理。
举报投诉
-
处理器
+关注
关注
68文章
19259浏览量
229655 -
硬盘
+关注
关注
3文章
1308浏览量
57283 -
机器学习
+关注
关注
66文章
8407浏览量
132567
发布评论请先 登录
相关推荐
Rivos全新产品采用Andes晶心科技NX45 RISC-V处理器
专注于加速数据分析和生成式AI工作负载的RISC-V主要会员公司Rivos与32/64位RISC-V处理器内核的领先供货商、RISC-V创始
《RISC-V能否复制Linux 的成功？》
，创建实现自有加速器算法的自定义异构集群。RISC-V作为一种ISA，我们一开始是在处理器内核中采用吸引人的通用构建块，然后在此基础上进行构建，同时还利用最好的商业工具增强使用者的信心
发表于 11-26 20:20
多核RISC-V处理器供应商超睿科技全力支持RT-Thread Smart，共同赋能“大芯片”生态
物联网和嵌入式系统领域的快速发展，推动了对高性能、低功耗处理器的需求。而在这个背景下，RISC-V架构凭借其开源、灵活、高效的优势，正迅速成为推动芯片产业升级的关键力量。超睿科技（上海）有限公司
risc-v在人工智能图像处理应用前景分析
、RISC-V在人工智能图像处理中的应用案例
目前，已有多个案例展示了RISC-V在人工智能图像处理中的应用潜力。例如：
Esperanto
发表于 09-28 11:00
RISC-V适合什么样的应用场景
和低功耗的需求。
可扩展性：RISC-V的模块化设计使得其能够轻松扩展到多核处理器，满足数据中心和云计算领域对大规模并行计算的需求。
6. 教育和研究
开放性和协作性：RISC-V的开
发表于 07-29 17:16
为什么要有RISC-V
RISC-V（“RISC five”）的目标是成为一个通用的指令集架构（ISA）：①、它要能适应包括从最袖珍的嵌入式控制器，到最快的高性能计算机等各种规模的处理器。②、它应该能兼容各种
发表于 07-27 15:05
请问ESP32s3 ULP RISC-V协处理器是否支持ADC的读取？
我在ULP RISC-V协处理器的例程中，没有发现有对ADC的操作，请问RISC-V协处理器目前还不支持吗？使用的IDF版本为4.4.2。
我想在ULP模式下，通过ADC来读取外部器件
发表于 06-14 07:38
RISC-V的MCU与ARM对比
和实现。这意味着RISC-V具有高度的灵活性和可定制性，可以根据不同的应用需求进行优化和扩展。
ARM ：ARM是一种专有的架构，任何想要使用ARM的指令集或实现的设计者都必须向ARM公司
发表于 05-27 15:58
risc-v多核芯片在AI方面的应用
得RISC-V多核芯片能够更好地适应AI算法的不同需求，包括深度学习、神经网络等，从而提高芯片的性能和效率，降低成本，使AI边缘计算晶片更具竞争力。
再者，RISC-V的多核设计可以进
发表于 04-28 09:20
Achronix FPGA增加对Bluespec提供的基于Linux的RISC-V软处理器的支持，以实现可扩展数据处理
Achronix半导体公司，以及RISC-V工具和IP领域的行业领导者Bluespec有限公司，日前联合宣布推出一系列支持Linux的RISC-V软
RISC-V 基础学习：RISC-V 基础介绍
缩写
[###]
用于标识处理器位宽，取值[32, 64,128]，也就是处理器的寄存器位宽
[abc...xyz]
标识该处理器支持的指令模块集合
比如：RV64IMAC, 表示6
发表于 03-12 10:25
芯来科技正式发布基于RISC-V处理器的HSM子系统解决方案
本土RISC-V CPU IP领军企业——芯来科技正式发布基于RISC-V处理器的HSM子系统解决方案，提供专业有效的信息安全保护以及加解密功能。
Andes晶心科技正式推出AndesCore® AX65全新RISC-V乱序执行、超纯量、多核处理器
高效率、低功耗、32/64 位 RISC-V 处理器核的领先供货商和 RISC-V 国际协会创始首席成员Andes晶心科技，宣布全面推出高性能AndesCore AX65--乱序执行、超纯量、
工商网监
评论