IP例化和几个基于FPGA芯片实现的Demo工程
本文接续上一篇《FPGA杂记基础篇》，继续为大家分享IP例化和几个基于FPGA芯片实现的Demo工程。
IP例化
IP即是一个封装好的模块，集成在相应的开发环境里面，以安路的TD软件为例，不同系列的芯片集成了不同的IP模块，可以通过软件例化调用。
以下是安路TD4．6．5集成的EF3L40CG332B的相关IP。
1．1 PLL＆RAM
以例化PLL和RAM为例，实现两个异步双口 RAM。
读写时钟都设置 100Mhz， 两个 RAM 为 RAMA 和RAMB， 深度为 1024，位宽为 8bit，写入数据为 8bit，100Mhz 持续数据流， 当 RAMA被写入 1024 字节数据后切换到写 RAMB， RAMB 被写入 1024 字节后切换 RAMA。以此循环类推。
当 RAMA 被写入 1024 字节时， 给读时序提供一个启动信号读取 RAMA 的数据， 读取完 RAMA 的 1024 字节数据时， 切换读 RAMB 以此类推。
这个工程的工程结构如下图：
首先EF3L40CG332B＿DEV开发板提供了25Mhz的晶振时钟输入到EF3L40CG332B的时钟管脚。
想要得到100Mhz的读写速率，需要先用PLL得到倍频时钟。
在tools目录下点击IP Generator进入IP core页面，并选择PLL，输入时钟填入板子晶振25Mhz。
输出时钟填入所需要的100Mhz，并从C0输出。
设置完成后，生成的module声明如下（完整模块可参考代码）
再生成ram的IP模块。
在IP core中选择RAM。
审核编辑：符乾江
声明：本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人，不代表电子发烧友网立场。文章及其配图仅供工程师学习之用，如有内容侵权或者其他违规问题，请联系本站处理。
举报投诉
-
FPGA
+关注
关注
1629文章
21729浏览量
602977 -
芯片
+关注
关注
455文章
50714浏览量
423132
发布评论请先 登录
相关推荐
多平台FPGA工程快速移植与构建
作为一名FPGA工程师，经常需要在多个FPGA设备之间移植项目，核心的问题是IP的管理和移植，今天通过安装和使用 FuseSoC 在多个 AMD F
在FPGA里面例化了8个jesd204B的ip核同步接收8块AFE芯片的信号，怎么连接设备时钟和sysref到AFE和FPGA？
各位有人用过AFE58JD48吗，我在FPGA里面例化了8个jesd204B的ip核同步接收8块AFE芯片的信号，怎么连接设备时钟和sysref到AFE和
发表于 11-18 07:51
基于VB6.0 实现 CAN信号收发 Demo
本文主要讲的是，基于TSMaster实现TOSUN系列CAN/CANFD，LIN设备的操作。主要给大家介绍在TSMaster软件里如何实现CAN信号收发Demo工程。本文关键词：CAN
FPGA无芯片HDMI接入方案及源码
DIGILENT提供的（输出也是），下面以AMD-Xilinx 7系列FPGA为例，一步一步搭建一个HDMI输入DEMO.
Digilent 提供了使用其提供的DEMO
发表于 07-16 19:25
FPGA的IP软核使用技巧
FPGA的IP软核使用技巧主要包括以下几个方面：
理解IP软核的概念和特性 ：
IP软核是指用硬件描述语言（如VHDL或Verilog）描述
发表于 05-27 16:13
如何利用Tcl脚本在Manage IP方式下实现对IP的高效管理
在Vivado下，有两种方式管理IP。一种是创建FPGA工程之后，在当前工程中选中IP Catalog，生成所需
fpga芯片工作原理 fpga芯片有哪些型号
FPGA芯片的工作原理主要基于其内部的可配置逻辑单元和连线资源。包括以下工作原理： 首先，FPGA内部包含可配置逻辑模块(CLB)、输出输入模块(IOB)和内部连线(Interconnect)三个
fpga芯片的主要特点包括 fpga芯片上市公司
FPGA芯片的主要特点包括以下几个方面： 高性能和实时性：FPGA芯片由数百万个逻辑单元组成，因此具有并行处理能力，其运行速度远超单片机和D
fpga工程师前景如何
FPGA工程师的前景看起来相当积极和广阔。随着5G通信、物联网、边缘计算和人工智能等技术的快速发展，FPGA工程师的需求将进一步增加。FPGA
以FPGA芯片在汽车电子前沿领域应用为例 探讨科通技术如何赋能下游终端产品开发
以及国内众多芯片厂商。 据了解，FPGA芯片具有逻辑可编辑和IO端口可配置等两方面灵活性，可适用于快速代、技术前沿的开发研究领域，以下用几个案例来探究下科通技术是如何通过
工商网监
评论