0
  • 聊天消息
  • 系统消息
  • 评论与回复
登录后你可以
  • 下载海量资料
  • 学习在线课程
  • 观看技术视频
  • 写文章/发帖/加入社区
会员中心
创作中心

完善资料让更多小伙伴认识你,还能领取20积分哦,立即完善>

3天内不再提示

怎么利用官网和Vivado的Documention进行相关的操作

FPGA之家 来源:FPGA之家 作者:FPGA之家 2020-12-28 09:39 次阅读

有的时候需要查找一些官网的例程进行学习和参考,但是总感觉无从下手,今天就教大家怎么利用官网和Vivado的Documention进行相关的操作。不清楚使用哪些IP或者不清楚需要参考哪个文档

首先点击Help-->Documention and Tutorials就可以打开XIlinx Documention浏览器了。

148e9488-46d5-11eb-8b86-12bb97331649.png

打开后如下:

14c2e3be-46d5-11eb-8b86-12bb97331649.png

主要分为:1、分类窗口;2、文件选择窗口;3、设置窗口;4、选择窗口;

可以在3窗口进行搜索。

假如现在我需要查找一下7系列FPGA中关于HLS的使用,那么我可以通过1窗口进行分类选择,如下:

15451604-46d5-11eb-8b86-12bb97331649.png

157a1ab6-46d5-11eb-8b86-12bb97331649.png

15cdc71a-46d5-11eb-8b86-12bb97331649.png

就可以在2窗口得到我想要的文档:

16406932-46d5-11eb-8b86-12bb97331649.png

点击进去就可以阅读,如果想要下载也可以,这里可以进行两种设置,一是下载路径设置二是打开文档的阅读器设置,具体位置如下图所示:

1672609a-46d5-11eb-8b86-12bb97331649.png

171bb9d8-46d5-11eb-8b86-12bb97331649.png

可以按照自己的需求进行设置。找到了或者已知使用哪种或者哪个IP怎么下载例程

这里提供两种方式:

1、使用Xilinx Doc直接搜索相关的Doc,这里举例AXI ethernet,相关的应用手册是xapp1082(还有其他的参考,这里以比较常见的举例),直接搜索这个文档,打开后如下图所示:

17b987bc-46d5-11eb-8b86-12bb97331649.png

这两个位置可以下载相关参考例程,直接点击下载即可,建议该文档直接使用Chrome打开,点击链接会知道跳转,其他PDF阅读器也可。

2、在IP管理器里找到该IP

186ae23c-46d5-11eb-8b86-12bb97331649.png

双击进入

18ba19f6-46d5-11eb-8b86-12bb97331649.png

其中左上角的Documentation,有Product Guide等文档,其中Change Log(修改BUG记录)、Product Webpage和Answer Records都是比较重要的文档,对使用好该IP都有很重要的作用,因为与本篇文章不想关,这里就不展开描述了,点击Product Guide就能通过Xilinx Documentation打开这个文档,这个文档相当相当重要,包括整个IP的使用说明,每个参数的说明,时序相关,以及一些Debug,仿真相关说明,如果在使用该IP时出现问题,请仔细阅读该文档,同时该文档会提供参考示例链接(这个IP比较特殊,是两个IP结合在一起的,所以没有refence(疯狂翻车))。

怎么使用下载下来的参考设计

目前官网下载下来的参考例程异常“简单",主要通过TCL脚本提供,对于不熟悉使用该脚本的人可能会比较懵,但是不需要过于担心,只需要按照下面的步骤就可以轻松利用该脚本构建Vivado工程。

下载下来的参考文件一定要先阅读readme文件,里面包含了整个例程的作用和文件构成,以XAPP1082为例如下:

1933d160-46d5-11eb-8b86-12bb97331649.png

进入到xapp1082xapp1082_2017_4hardwarevivadoscripts文件夹下,可以看到四个例程:

197a0f18-46d5-11eb-8b86-12bb97331649.png

作用就不展开描述了,随便进入一个文件夹下:

19b3d568-46d5-11eb-8b86-12bb97331649.png

里面只用三个文件,总大小不足100k(要是一个完整的工程,至少要100M左右,所以TCL的作用不言而喻),进如这个文件夹主要想要确认下导出该脚本的Vivado版本(不确认的话,后期运行会报错),外层文件夹已经有相关的版本说明了(xapp1082_2017_4)打开pl_eth_sgmii_bd.tcl(记事本及相关文本阅读器都可以):

19f1b6a8-46d5-11eb-8b86-12bb97331649.png

如果你的Vivado版本和这个一样,那么不需要修改,如果不一样请修改和你的版本一样,我使用的是Vivado2018.3,修改如下:

接下来打开Linux terminal or Vivado tcl shell in windows

通过CD命令进入历程所在的文件夹:

1ab447ae-46d5-11eb-8b86-12bb97331649.png

注意这里是“/”不是WIN系统常用的“”,之后执行:

vivado -source pl_eth_sgmii.tcl

1adfd72a-46d5-11eb-8b86-12bb97331649.png

就可以打开Vivado并自动构建Demo了:

1b14b558-46d5-11eb-8b86-12bb97331649.png

这里说明一下,我使用的Vivado版本和例程版本不相同所以构建完成后会有一些小Bug,按照提示修改即可。

构建的工程保存在如下路径:

责任编辑:xj

原文标题:【Vivado那些事】如何查找官网例程及如何使用官网例程

文章出处:【微信公众号:FPGA之家】欢迎添加关注!文章转载请注明出处。

声明:本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人,不代表电子发烧友网立场。文章及其配图仅供工程师学习之用,如有内容侵权或者其他违规问题,请联系本站处理。 举报投诉
  • IP
    IP
    +关注

    关注

    5

    文章

    1704

    浏览量

    149525
  • Vivado
    +关注

    关注

    19

    文章

    812

    浏览量

    66496

原文标题:【Vivado那些事】如何查找官网例程及如何使用官网例程

文章出处:【微信号:zhuyandz,微信公众号:FPGA之家】欢迎添加关注!文章转载请注明出处。

收藏 人收藏

    评论

    相关推荐

    广州颐能正式上线

    为服务业务的长远发展、加强品牌形象建设、提升业内影响力,广州润和颐能软件技术有限公司(以下简称“广州颐能”)打造了对外展现实力的新窗口——企业,并对栏目内容
    的头像 发表于 11-30 11:53 548次阅读

    Xilinx_Vivado_SDK的安装教程

    完之后,就进行解压。(最好在解压和安装之前都关闭所有的杀毒软件以防万一) 解压完之后,双击 xsetup.exe 进行安装...... 等待一会儿之后,就会跳出如下安装界面: 点击 Next: 全选
    的头像 发表于 11-16 09:53 879次阅读
    Xilinx_<b class='flag-5'>Vivado</b>_SDK的安装教程

    如何对多个LMX2820设备进行相位同步

    电子发烧友网站提供《如何对多个LMX2820设备进行相位同步.pdf》资料免费下载
    发表于 11-15 15:20 3次下载
    如何对多个LMX2820设备<b class='flag-5'>进行相</b>位同步

    每次Vivado编译的结果都一样吗

    很多FPGA工程师都有这种困惑,Vivado每次编译的结果都一样吗? 在AMD网上,有这样一个帖子: Are Vivado results repeatable for identical
    的头像 发表于 11-11 11:23 334次阅读
    每次<b class='flag-5'>Vivado</b>编译的结果都一样吗

    使用purepath wireless configurator能否对编码器AIC3254内置的miniDSP进行相应的配置?

    系统配置。请问使用purepath wireless configurator 这个软件能否对编码器AIC3254内置的miniDSP进行相应的配置? 希望得到工程师的回答,感谢您的关注。
    发表于 11-05 06:10

    Vivado使用小技巧

    有时我们对时序约束进行了一些调整,希望能够快速看到对应的时序报告,而又不希望重新布局布线。这时,我们可以打开布线后的dcp,直接在Vivado Tcl Console里输入更新后的时序约束。如果调整
    的头像 发表于 10-24 15:08 317次阅读
    <b class='flag-5'>Vivado</b>使用小技巧

    tas6422默认的寄存器配置可以使用吗,驱动中如何进行相关初始化?

    tas6422默认的寄存器配置可以使用吗,驱动中如何进行相关初始化?
    发表于 10-14 06:17

    一个更适合工程师和研究僧的FPGA提升课程

    约束; ● 利用UltraScale FPGA收发器进行设计; ● 高速存储接口设计; ● 利用以太网 MAC 控制器进行设计; ●
    发表于 06-05 10:09

    Vivado 使用Simulink设计FIR滤波器

    领域都有着广泛的应用。 Vivado自带的FIR滤波器IP核已经很好用,这里借FIR滤波器的设计,介绍Simulink图形设计编程方法。Simulink可以使设计更直观,使硬件资源得到更为高效的利用
    发表于 04-17 17:29

    深入探索Vivado非工程模式FPGA设计流程

    在设计过程的每个阶段,设计者均可以打开Vivado集成开发环境,对存储器中保存的当前设计进行分析和操作
    发表于 04-03 09:36 1014次阅读
    深入探索<b class='flag-5'>Vivado</b>非工程模式FPGA设计流程

    NUCLEO-L073RZ烧录的代码后,运行不起来是怎么回事?

    NUCLEO-L073RZ开发板自带的固件可以运行,但是烧录的代码后,运行不起来
    发表于 04-03 07:30

    STM32MP135F-DK按照例程跑代码报错的原因?怎么解决?

    如图,按照例程跑代码,会出现这样的报错。请问有什么解决方法吗?
    发表于 03-18 08:30

    请问是只有同频率交流电才能进行相量运算吗?

    为什么只有同频率交流电才能进行相量运算
    发表于 02-22 06:02

    如何禁止vivado自动生成 bufg

    定和可靠。Vivado在编译设计过程中会自动检测到时钟信号,并自动生成BUFG来缓冲时钟。然而,在某些情况下,我们可能希望手动管理时钟信号。 要禁止Vivado自动生成BUFG,可以按照以下步骤进行
    的头像 发表于 01-05 14:31 2176次阅读

    Vivado时序问题分析

    有些时候在写完代码之后呢,Vivado时序报红,Timing一栏有很多时序问题。
    的头像 发表于 01-05 10:18 2138次阅读