电子发烧友报道(文/周凯扬)整个半导体行业在2020年的开篇就遭受了重挫,上半年无论是研发、生产和还是出货都出现了较大的下滑。然而临近2020的尾声,回顾今年发生的各大事件,我们会发现RISC-V在今年鼓捣出的动静可不小。
本文收录了10大与RISC-V紧密相关的大事,从一个年度盘点的角度来看这个不受约束的开源框架为何在逆境下仍有如此大的能量。
RISC-V迎来十年生日
虽然RISC-V的诞生已经过去了10年时间,但随着这一架构在开源生态的通力完善下,直到近期才开始逐渐爆发其潜力。今年三月,RISC-V国际基金会正式在瑞士成立,也表达了这一架构开源开放的决心。全球范围内,RISC-V芯片(SoC、IP和FPGA)已经推出84款,覆盖了云端、移动、高性能运算和机器学习等31个产业。
RISC-V的市场也在持续扩张,Semico预计2025年全球市场的RISC-V核心数将达到624亿,其中工业应用将占据167亿颗核心。而根据Tractica预测,RISC-V的IP和软件工具市场也将在2025年达到10.7亿美元。
未来的存储控制器
大家可能有所不知,其实不少存储厂商都是RISC-V的忠实拥护者与推进者,这其中就包括希捷、西部数据这样的头部厂商。
希捷于近日公布了两款基于RSIC-V架构的内核,一款为实现高性能,另一款则用于面积优化。前者已经在机械硬盘中完成了功能认证,后者已经完成设计,尚在构建中。希捷的高性能内核与现有解决方案相比,将关键的硬盘工作负荷性能提高了三倍。而面积优化内核优化了封装面积,降低了功耗。
而西部数据也于今年五月中旬开源了自研的RISC-V SweRV内核EH2和EL2,EH2是全球首个双线程的商用RISC-V内核,性能达到了7.8 CoreMarks/MHz。不仅如此,西部数据计划将所有存储控制器都迁移到ROSC-V上来,无论是机械硬盘还是固态硬盘。
一生一芯
国科大于去年六月发起了“一生一芯”计划,组建了教学团队,带领五位本科生以流片为目标,打造RISC-V的SoC。
在四个月的高强度开发下,该计划终于在今年成功流片。测试验证过程中,该芯片已经可以实现稳定运行RT-Thread、Linux以及自己编写的国科大教学操作系统。
该芯片被命名为果壳(Nutshell),也是与国科大的“国科”同音。果壳芯片基于9级流水线顺序设计,运用了中芯国际的110nm工艺,测试性能达到1.49 CoreMarks / MHz。
中国科学院计算技术研究所研究员包云岗透露,第二期“一生一芯”计划已经于8月正式启动,参加人数增加至12位。与此同时,教学团队也将采用一种面向教学的SoC芯片架构,将平均流片成本从第一期的5万元降低至5000元。教学指导方案会在第二期计划结束后公布,供其他学校开设类似实践课程作参考。
增长迅速的蓝牙市场
RISC-V的另一大热门应用市场就是蓝牙。随着TWS的兴起,越来越多的厂商想从耳机芯片上来控制成本,紫光展锐就是其中之一。
紫光展锐的春藤5882芯片采用了PULP RISC-V CPU,最高主频达到197MHz。紫光展锐借助自主双耳专利技术实现全手机平台的支持,并支持蓝牙5.0双模,QCY于今年推出的百元下TWS耳机T1C就应用了这一芯片。
乐鑫也在今年发布了Wi-Fi+BLE 5.0的芯片ESP32-C3,该芯片搭载了RISC-V处理器,可以pin to pin兼容热门的ESP8266模组,非常适合以低成本进入蓝牙IoT应用市场,成为ESP8266的继任者。
中科蓝讯于今年4月推出了多维度的RISC-V蓝牙芯片BT889x系列,命名为“讯龙”芯片,分别面向主动降噪、立体声和多功能等市场。本月中科蓝讯还与声加科技联合发布了“讯龙二代”芯片,并集成声加科技的环境降噪算法,该系列芯片将于明年1月正式量产。
沁恒今年推出了三款RISC-V MCU,这其中就包括用于BLE 4.2的CH573。作为一款低功耗两级流水线的32位RISC-V MCU,CH573最低睡眠电流低至0.3uA,在5dm的发送功率下下通讯距离可达300米。
高性能IP
要想与ARM正面对标,就不能缺少高性能的RISC-V IP核。阿里巴巴旗下的平头哥在去年推出玄铁910后一时无两,而今年各大RISC-V IP厂商也不甘示弱,纷纷推出了自己的高性能RISC-V IP。
芯来在这个月初发布了900系列的RISC-V处理器IP,该系列IP均为9级流水线双发射架构,其中性能最高的UX900采用了64位架构,在台积电28HPC+工艺下主频可以达到1.5GHz,非常适合用于Linux、数据中心、网络设备和基带等对性能要求高的领域。
而赛昉科技也在同一月发布了天枢系列处理器,并称其为全球性能最高的RISC-V处理器内核。从参数上看,在12级流水线设计和台积电7nm的工艺下,该系列处理器可以达到3.5GHz的主频,Dhrystone测试结果为5.6 DMIPS/MHz。
相信RISC-V架构不断完善,并引入更加先进的工艺后,RISC-V也能达到与主流ARM相抗衡的水平。
开发工具
对于RISC-V这样的新生架构来说,开发者自然是最为重要的,而开发者最看重的东西就是开发工具。
SEGGER与今年9月宣布,新版本的RISC-V浮点库完全支持RV32E,极大减少了使用浮点的RISC-V应用程序的代码大小。今年12月,SEGGER为RISC-V版的Embedded Studio更新了Segger连接器。新的连接器可以将生成程序大小缩至85%,并简短连接时间,提供更详细的映射文件。
IAR的Embedded Workbench也在今年为多家厂商的RISC-V MCU和FPGA提供了支持和更新,比如为芯来和SiFive的RISC-V应用提供追踪调试功能等。
RISC-V上的安卓
中科院软件研究所下的程序语言与编译技术实验室(PLCT Lab)于今年8月中旬开始了一项特殊的移植工作,那就是通过RISC-V的官方GNU工具链交叉编译谷歌的安卓开源项目(AOSP)。
截止目前为止,该项目已经实现了Android 10的最小程度启动,运行在QEMU中模拟的64位RISC-V内核上。除此之外,仿生库的动态链接功能也已经移植完成,下一步是移植调整AOSP的Soong构建系统,用其编译仿生库和RISC-V的相关应用。
值得一提的是,PLCT Lab同样是RISC-V开源工具链的先驱,在今年7月份成功在RISC-V上跑通了V8的Hello World,也是全球首个将V8移植到RISC-V上的团队。
生态激励政策
很多厂商之所以弃用ARM转向RISC-V的原因就是高昂的授权费用,但这并不意味着RISC-V就不能走自己的商用授权模式。然而在RISC-V的发展初期,一些激励政策还是很重要的。
芯来早在2019年就推出了“一分钱计划”,推进RISC-V大规模商用,以近乎零成本的优势提供N201商用内核。今年芯来更是升级了“一分钱计划”,提供更优质的商用RISC-V处理器内核N101。参与者无需支付任何授权费用即可将该内核用于商业和非商业用途,只有在大规模量产时才收取每颗芯片1分钱的版税,或是做到版税全免。芯来还通过自己的“大学计划”输出全套开源教学平台,推动RISC-V的产学研生态发展。
赛昉科技也在今年5月发布了“满天芯”计划。国内注册企业可以免费获得赛昉的商用RISC-V处理器IP S2,还可以利用赛昉科技的CPU在线生成平台StarFive Core Designer进行自主定制,最后生成RTL下载。申请该计划的高级会员,还可以获得高级配置功能和技术支持。
新的开发硬件面世
ARM生态能够如此繁荣,也要归功于它那不断推陈出新的硬件。今年RISC-V阵营也派出了几员硬件大将,助力其开发验证。
10月30日,SiFive公布了一款PC级别的开发板HiFive Unmatched。该板卡搭载了SiFive的Freedom U740 SoC和16GB的DDR4内存,开发者也可以将其作为一块Mini-ITX的工业主板使用。Freedom U740是一款双发射的多核64位处理器,适合用于高性能的Linux开发。
Microchip也在今年推出了PolarFire SoC Icicle开发板,这是一块低成本的RISC-V FPGA开发平台。该板卡搭载了一个5核SoC,其中四核采用了SiFive的U54内核,余下一核为SiFive的E51内核。PolarFire不仅支持Linux和实时应用程序,也适合成像、人工智能和IoT等应用。
积极涌入的投资
尽管RISC-V站在了巨人的肩膀上,可以规避不少其他架构犯下的错误,但对不少公司来说,RISC-V依然是一块不敢踏足的土壤。以新架构来打造新产品,在研发、推广和开辟供应链上烧的钱可不是一笔小数目,好在资金的投入给了这些企业不小的信心。
SiFive就在今年8月的E轮融资中获得了6100万美元的投资,该轮融资由SK海力士主导,西部数据、高通和Intel等原有股东也追加了投资。
芯来早在今年8月已经完成了一次战略融资,如今又在本周完成了新一轮融资,由天际资本领投,中关村芯创集成电路基金等跟投,老股东小米长江产业基金等也在此轮融资中继续追投。
除了商业融资之外,不少研发计划也在拨动资金支持RISC-V的发展。比如位于捷克的Codasip,该公司因为RISC-V处理器的开发,收到了欧盟地平线2020研究和创新计划的资助。
结语
不得不说,许多产业今年都面临着惨淡的光景,但RISC-V依然保持着极大的冲劲,而这股冲劲还是出于一个相对年轻的新兴产业。这足以说明这一新架构无穷的潜力,在产学研缺乏创新的当下,RISC-V必将为半导体行业带来焕然一新的面貌。
本文由电子发烧友原创,转载请注明以上来源。如需入群交流,请添加微信elecfans999,投稿爆料采访需求,请发邮箱huangjingjing@elecfans.com。
本文收录了10大与RISC-V紧密相关的大事,从一个年度盘点的角度来看这个不受约束的开源框架为何在逆境下仍有如此大的能量。
RISC-V迎来十年生日
虽然RISC-V的诞生已经过去了10年时间,但随着这一架构在开源生态的通力完善下,直到近期才开始逐渐爆发其潜力。今年三月,RISC-V国际基金会正式在瑞士成立,也表达了这一架构开源开放的决心。全球范围内,RISC-V芯片(SoC、IP和FPGA)已经推出84款,覆盖了云端、移动、高性能运算和机器学习等31个产业。
RISC-V的市场也在持续扩张,Semico预计2025年全球市场的RISC-V核心数将达到624亿,其中工业应用将占据167亿颗核心。而根据Tractica预测,RISC-V的IP和软件工具市场也将在2025年达到10.7亿美元。
未来的存储控制器
大家可能有所不知,其实不少存储厂商都是RISC-V的忠实拥护者与推进者,这其中就包括希捷、西部数据这样的头部厂商。
希捷于近日公布了两款基于RSIC-V架构的内核,一款为实现高性能,另一款则用于面积优化。前者已经在机械硬盘中完成了功能认证,后者已经完成设计,尚在构建中。希捷的高性能内核与现有解决方案相比,将关键的硬盘工作负荷性能提高了三倍。而面积优化内核优化了封装面积,降低了功耗。
而西部数据也于今年五月中旬开源了自研的RISC-V SweRV内核EH2和EL2,EH2是全球首个双线程的商用RISC-V内核,性能达到了7.8 CoreMarks/MHz。不仅如此,西部数据计划将所有存储控制器都迁移到ROSC-V上来,无论是机械硬盘还是固态硬盘。
一生一芯
国科大于去年六月发起了“一生一芯”计划,组建了教学团队,带领五位本科生以流片为目标,打造RISC-V的SoC。
在四个月的高强度开发下,该计划终于在今年成功流片。测试验证过程中,该芯片已经可以实现稳定运行RT-Thread、Linux以及自己编写的国科大教学操作系统。
该芯片被命名为果壳(Nutshell),也是与国科大的“国科”同音。果壳芯片基于9级流水线顺序设计,运用了中芯国际的110nm工艺,测试性能达到1.49 CoreMarks / MHz。
中国科学院计算技术研究所研究员包云岗透露,第二期“一生一芯”计划已经于8月正式启动,参加人数增加至12位。与此同时,教学团队也将采用一种面向教学的SoC芯片架构,将平均流片成本从第一期的5万元降低至5000元。教学指导方案会在第二期计划结束后公布,供其他学校开设类似实践课程作参考。
增长迅速的蓝牙市场
RISC-V的另一大热门应用市场就是蓝牙。随着TWS的兴起,越来越多的厂商想从耳机芯片上来控制成本,紫光展锐就是其中之一。
紫光展锐的春藤5882芯片采用了PULP RISC-V CPU,最高主频达到197MHz。紫光展锐借助自主双耳专利技术实现全手机平台的支持,并支持蓝牙5.0双模,QCY于今年推出的百元下TWS耳机T1C就应用了这一芯片。
乐鑫也在今年发布了Wi-Fi+BLE 5.0的芯片ESP32-C3,该芯片搭载了RISC-V处理器,可以pin to pin兼容热门的ESP8266模组,非常适合以低成本进入蓝牙IoT应用市场,成为ESP8266的继任者。
中科蓝讯于今年4月推出了多维度的RISC-V蓝牙芯片BT889x系列,命名为“讯龙”芯片,分别面向主动降噪、立体声和多功能等市场。本月中科蓝讯还与声加科技联合发布了“讯龙二代”芯片,并集成声加科技的环境降噪算法,该系列芯片将于明年1月正式量产。
沁恒今年推出了三款RISC-V MCU,这其中就包括用于BLE 4.2的CH573。作为一款低功耗两级流水线的32位RISC-V MCU,CH573最低睡眠电流低至0.3uA,在5dm的发送功率下下通讯距离可达300米。
高性能IP
要想与ARM正面对标,就不能缺少高性能的RISC-V IP核。阿里巴巴旗下的平头哥在去年推出玄铁910后一时无两,而今年各大RISC-V IP厂商也不甘示弱,纷纷推出了自己的高性能RISC-V IP。
芯来在这个月初发布了900系列的RISC-V处理器IP,该系列IP均为9级流水线双发射架构,其中性能最高的UX900采用了64位架构,在台积电28HPC+工艺下主频可以达到1.5GHz,非常适合用于Linux、数据中心、网络设备和基带等对性能要求高的领域。
而赛昉科技也在同一月发布了天枢系列处理器,并称其为全球性能最高的RISC-V处理器内核。从参数上看,在12级流水线设计和台积电7nm的工艺下,该系列处理器可以达到3.5GHz的主频,Dhrystone测试结果为5.6 DMIPS/MHz。
相信RISC-V架构不断完善,并引入更加先进的工艺后,RISC-V也能达到与主流ARM相抗衡的水平。
开发工具
对于RISC-V这样的新生架构来说,开发者自然是最为重要的,而开发者最看重的东西就是开发工具。
SEGGER与今年9月宣布,新版本的RISC-V浮点库完全支持RV32E,极大减少了使用浮点的RISC-V应用程序的代码大小。今年12月,SEGGER为RISC-V版的Embedded Studio更新了Segger连接器。新的连接器可以将生成程序大小缩至85%,并简短连接时间,提供更详细的映射文件。
IAR的Embedded Workbench也在今年为多家厂商的RISC-V MCU和FPGA提供了支持和更新,比如为芯来和SiFive的RISC-V应用提供追踪调试功能等。
RISC-V上的安卓
中科院软件研究所下的程序语言与编译技术实验室(PLCT Lab)于今年8月中旬开始了一项特殊的移植工作,那就是通过RISC-V的官方GNU工具链交叉编译谷歌的安卓开源项目(AOSP)。
截止目前为止,该项目已经实现了Android 10的最小程度启动,运行在QEMU中模拟的64位RISC-V内核上。除此之外,仿生库的动态链接功能也已经移植完成,下一步是移植调整AOSP的Soong构建系统,用其编译仿生库和RISC-V的相关应用。
值得一提的是,PLCT Lab同样是RISC-V开源工具链的先驱,在今年7月份成功在RISC-V上跑通了V8的Hello World,也是全球首个将V8移植到RISC-V上的团队。
生态激励政策
很多厂商之所以弃用ARM转向RISC-V的原因就是高昂的授权费用,但这并不意味着RISC-V就不能走自己的商用授权模式。然而在RISC-V的发展初期,一些激励政策还是很重要的。
芯来早在2019年就推出了“一分钱计划”,推进RISC-V大规模商用,以近乎零成本的优势提供N201商用内核。今年芯来更是升级了“一分钱计划”,提供更优质的商用RISC-V处理器内核N101。参与者无需支付任何授权费用即可将该内核用于商业和非商业用途,只有在大规模量产时才收取每颗芯片1分钱的版税,或是做到版税全免。芯来还通过自己的“大学计划”输出全套开源教学平台,推动RISC-V的产学研生态发展。
赛昉科技也在今年5月发布了“满天芯”计划。国内注册企业可以免费获得赛昉的商用RISC-V处理器IP S2,还可以利用赛昉科技的CPU在线生成平台StarFive Core Designer进行自主定制,最后生成RTL下载。申请该计划的高级会员,还可以获得高级配置功能和技术支持。
新的开发硬件面世
ARM生态能够如此繁荣,也要归功于它那不断推陈出新的硬件。今年RISC-V阵营也派出了几员硬件大将,助力其开发验证。
10月30日,SiFive公布了一款PC级别的开发板HiFive Unmatched。该板卡搭载了SiFive的Freedom U740 SoC和16GB的DDR4内存,开发者也可以将其作为一块Mini-ITX的工业主板使用。Freedom U740是一款双发射的多核64位处理器,适合用于高性能的Linux开发。
Microchip也在今年推出了PolarFire SoC Icicle开发板,这是一块低成本的RISC-V FPGA开发平台。该板卡搭载了一个5核SoC,其中四核采用了SiFive的U54内核,余下一核为SiFive的E51内核。PolarFire不仅支持Linux和实时应用程序,也适合成像、人工智能和IoT等应用。
积极涌入的投资
尽管RISC-V站在了巨人的肩膀上,可以规避不少其他架构犯下的错误,但对不少公司来说,RISC-V依然是一块不敢踏足的土壤。以新架构来打造新产品,在研发、推广和开辟供应链上烧的钱可不是一笔小数目,好在资金的投入给了这些企业不小的信心。
SiFive就在今年8月的E轮融资中获得了6100万美元的投资,该轮融资由SK海力士主导,西部数据、高通和Intel等原有股东也追加了投资。
芯来早在今年8月已经完成了一次战略融资,如今又在本周完成了新一轮融资,由天际资本领投,中关村芯创集成电路基金等跟投,老股东小米长江产业基金等也在此轮融资中继续追投。
除了商业融资之外,不少研发计划也在拨动资金支持RISC-V的发展。比如位于捷克的Codasip,该公司因为RISC-V处理器的开发,收到了欧盟地平线2020研究和创新计划的资助。
结语
不得不说,许多产业今年都面临着惨淡的光景,但RISC-V依然保持着极大的冲劲,而这股冲劲还是出于一个相对年轻的新兴产业。这足以说明这一新架构无穷的潜力,在产学研缺乏创新的当下,RISC-V必将为半导体行业带来焕然一新的面貌。
本文由电子发烧友原创,转载请注明以上来源。如需入群交流,请添加微信elecfans999,投稿爆料采访需求,请发邮箱huangjingjing@elecfans.com。
声明:本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人,不代表电子发烧友网立场。文章及其配图仅供工程师学习之用,如有内容侵权或者其他违规问题,请联系本站处理。
举报投诉
-
固态硬盘
+关注
关注
12文章
1450浏览量
57255 -
RISC-V
+关注
关注
44文章
2227浏览量
46000
发布评论请先 登录
相关推荐
RISC-V,即将进入应用的爆发期
RISC-V是一种开放标准指令集架构 (ISA),最初由加州大学伯克利分校的研究人员于2010年开发。业界称,这种开源特性为芯片设计者提供了极大的灵活性,可以根据具体需求定制AI加速器
发表于 10-31 16:06
RISC-V近期市场情况调研
RISC-V是一种开源的指令集架构(ISA),近年来在全球范围内迅速崛起,尤其在中国,RISC-V的发展势头十分强劲。以下是目前
risc-v与esp32架构对比分析
和蓝牙功能使其能够轻松实现设备之间的无线连接和数据传输。
四、总结
RISC-V与ESP32在架构上存在显著差异。RISC-V作为一种开源指
发表于 09-26 08:40
risc-v的发展历史
RISC-V的发展历史可以追溯到2006年左右,当时David Patterson和其他研究者开始探索创建一个开放和可扩展的指令集架构(ISA)。以下是RISC-V发展的主要里程碑:
发表于 07-29 17:20
rIsc-v的缺的是什么?
RISC-V作为一种开源的指令集架构(ISA),自其诞生以来就受到广泛关注和应用,但它也存在一些不足之处。以下是RISC-V架构目前存在的主
发表于 07-29 17:18
为什么要有RISC-V
i960、Motorola 88000、以及Zilog Z8000。
RISC-V的不同寻常不仅在于它是一个最近诞生的指令集架构(它诞生于最近十年,而大多数其他指令集都诞生于20世纪
发表于 07-27 15:05
浅析RISC-V领先ARM的优势
RISC-V相对于ARM的优势主要体现在以下几个方面:
开源与免费:
RISC-V是一个完全开源的指令集架构(ISA),其规范公开且可以免费
发表于 06-27 08:45
RISC-V有哪些优点和缺点
RISC-V作为一种开源的指令集架构(ISA),具有一系列显著的优点和潜在的缺点。以下是RISC-V的主要优点和缺点概述:
优点:
开源与开
发表于 04-28 09:03
RISC-V有哪些优缺点?是坚持ARM方向还是投入risc-V的怀抱?
RISC-V作为一种开源的指令集架构(ISA),具有一系列显著的优点和潜在的缺点。以下是RISC-V的主要优点和缺点概述:
优点 :
开源与
发表于 04-28 08:51
【RISC-V开放架构设计之道|阅读体验】一本别出心裁的RISC-V架构之书(第一章)
【RISC-V开放架构设计之道|阅读体验】一本别出心裁的RISC-V架构之书(第一章)
申请这本书的时候就看到了书评中有几点吸引我,让我希望拜读一下:
本书的作者是
发表于 01-24 19:06
润开鸿基于高性能RISC-V开源架构DAYU800通过OpenHarmony兼容性测评
近期,江苏润开鸿数字科技有限公司(以下简称“润开鸿”)基于高性能RISC-V开源架构处理器研发的OpenHarmony标准系统开发平台HH-SCDAYU800通过OpenHarmony 3.2.2
发表于 12-14 17:33
润开鸿基于高性能RISC-V开源架构DAYU800通过OpenHarmony兼容性测评
点击蓝字 ╳ 关注我们 开源项目 OpenHarmony 是每个人的 OpenHarmony 近期,江苏润开鸿数字科技有限公司(以下简称“润开鸿”)基于高性能RISC-V开源架构处理器
评论