0
  • 聊天消息
  • 系统消息
  • 评论与回复
登录后你可以
  • 下载海量资料
  • 学习在线课程
  • 观看技术视频
  • 写文章/发帖/加入社区
会员中心
创作中心

完善资料让更多小伙伴认识你,还能领取20积分哦,立即完善>

3天内不再提示

抖动对于SNR性能的影响以及怎样降低一个噪声时钟源的抖动

analog_devices 来源:亚德诺半导体 作者:亚德诺半导体 2021-01-04 15:44 次阅读

“在依然能够获得良好 SNR 结果的情况下,最差情况的 ADC 时钟可怎样呢?”虽然从来没有客户直接向我提及这一问题,但我的确定期地被问到有关采用不适合高分辨率 ADC 的时钟源之问题。

通常,它需要一个可具有高达 1nsRMS 抖动的函数发生器。常常需要采用一个高质量的 RF 发生器或晶体振荡器以从 16 或 18 位 ADC 获得最佳的 SNR 值,即使在相对较低的输入频率下也不例外。本文我将使用安装了 LTC2389-18 2.5Msps 18 位 ADC 和 LTC PScope 软件的 DC1826A-A 演示板,来说明抖动对于 SNR 性能的影响以及怎样降低一个噪声时钟源的抖动。

作为基线,DC1826A-A 的时钟输入采用一个罗德与施瓦茨 SMB100A RF 发生器来驱动,并由 Stanford Research SR1 提供模拟输入。结果是图 1 中的 PScope 数据,其产生一个 98.247dBFS SNR。

7e1161f0-48b6-11eb-8b86-12bb97331649.jpg

图 1:基线 FFT 显示:对于 LTC2389-18,SNR 为 98.247dBFS

该 SNR 是通过将低于全标度的输入电平 (-1.047dBFS) 加至已测 SNR 获得的。ADC 之 CNV 输入端上的 18.8psRMS 抖动可采用一台 Agilent Infiniium 9000 系列示波器或同等档次的示波器进行测量。基于抖动和输入频率的 SNR 理论极限值为

20 * log (2 * π * fIN * tjitter)

其中:

tjitter 为 RMS 抖动

fIN 为输入频率

代入针对该例的数值得出的SNR 为

20 * log (2 * π * 20kHz * 18.8ps) = 112.5dB

随后必须将该值与 ADC SNR 进行 RMS 求和运算以产生一个有效 SNR。查看 LTC2389 的产品手册,在 2kHz 频率下用于演示板电路 (图 7a 和 7b) 的典型 SNR 为 98.8dB。

7e81a8ac-48b6-11eb-8b86-12bb97331649.jpg

LTC2389 的产品手册,图 7a 和 7b

产品手册中给出的“SNR 与输入频率的关系曲线”显示:在本实验所采用的 20kHz 输入频率下,SNR 产生大约 0.3dB 的滚降,因此 98.8dB 的数字将调节至 98.5dB。98.5dB 与 112.5dB 的 RMS 之和为 98.3dB,这近似于图 1 中获得的结果。

7e913042-48b6-11eb-8b86-12bb97331649.jpg

图 2:DC1826A-A 之 CNV 输入端上的 RMS 抖动 (采用 SMB100A 时钟源)

既然已经获得了一个基线 SNR 测量结果,那么假如使用一个具较高抖动的时钟源会发生什么呢? 如图 3 所示,当采用 XXXX-YYYYY (制造商及型号隐去) 发生器时,测得的抖动为 76.5psRMS。在该抖动水平下的SNR 理论极限值为 100.3dB,当其与 LTC2389-18 的 98.5dB 进行 RMS 求和运算时,得出的结果为 96.3dB。

7ea7e58a-48b6-11eb-8b86-12bb97331649.jpg

图 3:噪声时钟源在 DC1826A-A 的 CNV 输入端上产生 76.5psRMS 抖动

图 4 的 PScope 截屏中示出的 96.2dBFS 测量 SNR 基本吻合。在相对较低的 20kHz 输入频率下,SNR 指标降低了 2dB,且附加的时钟抖动小于 60ps。在 100kHz 输入频率下,SNR 将降至 86dB。

7edc9fdc-48b6-11eb-8b86-12bb97331649.jpg

图 4:采用噪声时钟源时 LTC2389-18 的 SNR 指标降低至 96.2dBFS

噪声时钟源 (例如:刚刚检查的时钟源) 上的抖动可以减低吗?

采用先前的时钟源,在时钟的输出和演示板的时钟输入之间插入一个 TTE 低通滤波器。测得的时钟抖动减小至 54.7psRMS (如图 5 所示),而最终的 SNR 则改善至 96.8dBFS (如图 6 给出的 PScope 截屏所示)。

7efff14e-48b6-11eb-8b86-12bb97331649.jpg

图 5:噪声时钟源的低通滤波降低了 CNV 输入端上的抖动

7f3c6bb0-48b6-11eb-8b86-12bb97331649.jpg

图 6:噪声时钟源的低通滤波轻微改善了 SNR

虽然取得了小幅改善,但其仍然不如基线 SNR 测量结果那么好。接着,插入一个 TTE 带通滤波器以替代低通滤波器。现在,测得的时钟抖动为 16.7psRMS (如图 7 所示),而 SNR 的测量结果则显著地改善至 98.3dBFS (如图 8 给出的 PScope 截屏所示)。测得的 SNR 此时与基线 SNR 测量值相同。

7f84991c-48b6-11eb-8b86-12bb97331649.jpg

图 7:TTE 带通滤波器极大地降低了抖动

7fc09cb4-48b6-11eb-8b86-12bb97331649.jpg

图 8:TTE 带通滤波器显著地改善了 LTC2389-18 的 SNR 指标

现在可以很容易的了解在评估高分辨率 ADC 时采用低抖动时钟源的必要性。如果您现有可用的时钟源不具备足够低的抖动,那么通过利用一个优良的带通滤波器对时钟实施滤波仍然能够获得上佳的 SNR 测量结果。

责任编辑:lq

声明:本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人,不代表电子发烧友网立场。文章及其配图仅供工程师学习之用,如有内容侵权或者其他违规问题,请联系本站处理。 举报投诉
  • adc
    adc
    +关注

    关注

    98

    文章

    6430

    浏览量

    544043
  • 发生器
    +关注

    关注

    4

    文章

    1362

    浏览量

    61618
  • 晶体振荡器
    +关注

    关注

    9

    文章

    615

    浏览量

    29042

原文标题:在评估高分辨率 ADC 时,这个步骤很重要!

文章出处:【微信号:analog_devices,微信公众号:analog_devices】欢迎添加关注!文章转载请注明出处。

收藏 人收藏

    评论

    相关推荐

    周期性抖动例如电源上的抖动造成时钟的Dj对 ENOB有影响吗?如何计算这部分的影响?

    般考量采样时钟抖动对ADC ENOB的影响都是用相位噪声的随机抖动Rj计算,想请教周期性抖动
    发表于 11-13 08:15

    抖动定义和测量

    引言:时钟抖动(jitter)是现代通信和数字系统中至关重要的性能指标之,对数据传输速率和系统同步起着关键作用。本文将深入探讨时钟
    的头像 发表于 10-21 16:15 192次阅读
    <b class='flag-5'>抖动</b>定义和测量

    PLL抖动对GSPS ADC SNR性能优化的影响

    电子发烧友网站提供《PLL抖动对GSPS ADC SNR性能优化的影响.pdf》资料免费下载
    发表于 09-20 11:11 0次下载
    PLL<b class='flag-5'>抖动</b>对GSPS ADC <b class='flag-5'>SNR</b>及<b class='flag-5'>性能</b>优化的影响

    CDR电路设计与抖动管理

    在高速串行通信系统中,CDR(时钟数据恢复)技术是实现数据传输的关键技术之。然而,CDR电路的设计面临着重要的挑战——抖动
    的头像 发表于 09-10 10:42 311次阅读

    抖动的概念和类型 量化时域抖动、随机抖动和频域抖动的方法

    有影响,比如在数据时钟恢复电路 (CDR) 中,需要利用时钟沿对数据的中心和数据变化的沿进行采样,采样时钟的绝对抖动对于 CDR 的
    的头像 发表于 08-22 16:19 993次阅读
    <b class='flag-5'>抖动</b>的概念和类型  量化时域<b class='flag-5'>抖动</b>、随机<b class='flag-5'>抖动</b>和频域<b class='flag-5'>抖动</b>的方法

    时钟抖动时钟偏移的区别

    时钟抖动(Jitter)和时钟偏移(Skew)是数字电路设计中两重要的概念,它们对电路的时序性能和稳定性有着显著的影响。下面将从定义、原因
    的头像 发表于 08-19 18:11 826次阅读

    时钟抖动与相位噪声的关系

    时钟抖动和相位噪声是数字系统和通信系统中两至关重要的概念,它们之间存在着紧密而复杂的关系。以下是对时钟
    的头像 发表于 08-19 18:01 562次阅读

    FPGA如何消除时钟抖动

    在FPGA(现场可编程门阵列)设计中,消除时钟抖动关键任务,因为时钟抖动会直接影响系统的时
    的头像 发表于 08-19 17:58 1004次阅读

    简述时钟抖动的产生原因

    时钟抖动(Clock Jitter)是时钟信号领域中的重要概念,它指的是时钟信号时间与理想事
    的头像 发表于 08-19 17:58 1478次阅读

    FSWP相位噪声分析仪测试时钟抖动测量方案

    随着数据传输速率的不断提升,时钟信号的抖动分析变得越来越重要。在Gb/s范围,任何小的抖动都会对系统
    的头像 发表于 05-15 16:09 787次阅读

    了解并尽量减少抖动对高速链路的影响

    ,通常低于 100 飞秒 (fs),以保持系统性能。这些时钟还必须长期保持低抖动规格,且不受温度和电压的影响。 某些抖动是由信号路径噪声和失
    的头像 发表于 02-13 17:47 1047次阅读
    了解并尽量减少<b class='flag-5'>抖动</b>对高速链路的影响

    相位噪声与时间抖动有何关系?如何测试时间抖动

    相位噪声与时间抖动有何关系?如何测试时间抖动? 相位噪声和时间抖动在信号处理中是两非常重要的概
    的头像 发表于 01-31 09:29 893次阅读

    示波器测量之抖动的四维度

    ,包括时钟抖动噪声抖动、跳变抖动和漂移抖动时钟
    的头像 发表于 01-19 15:01 790次阅读

    AN-501推导时钟抖动引起ADC信噪比上限,为何信号没有取有效值?

    时钟抖动引起的采样噪声为: 计算SNR为: 为何这里不像《[MT-001_cn] 揭开公式(SNR = 6.02N + 1.76dB)的
    发表于 12-01 08:30

    时钟抖动对ADC性能有什么影响

    电子发烧友网站提供《时钟抖动对ADC性能有什么影响.pdf》资料免费下载
    发表于 11-28 10:24 1次下载
    <b class='flag-5'>时钟</b><b class='flag-5'>抖动</b>对ADC<b class='flag-5'>性能</b>有什么影响