0
  • 聊天消息
  • 系统消息
  • 评论与回复
登录后你可以
  • 下载海量资料
  • 学习在线课程
  • 观看技术视频
  • 写文章/发帖/加入社区
会员中心
创作中心

完善资料让更多小伙伴认识你,还能领取20积分哦,立即完善>

3天内不再提示

新思科技携手三星加快3nm节点设计的收敛和签核

ss 来源:美通社 作者:美通社 2021-01-11 18:21 次阅读

双方合作包括多个签核域和跨库特征提取,以加速设计收敛

签核解决方案的创新能够解决从5纳米到3纳米的独特挑战,以确保签核准确性,并将运行速度提高20倍、内存消耗减少50%

ECO迭代减少5倍、提高硬件效率,从而提高客户的生产效率

新思科技(Synopsys, Inc., 纳斯达克股票代码:SNPS)近日宣布,凭借其行业领先的黄金签核产品组合, 公司已与三星晶圆厂展开合作,以实现经过充分认证的流程,显著提升准确性、周转时间和开发者生产效率。针对5G人工智能和高性能计算SoC,这一流程改进有助于三星5纳米至3纳米工艺节点的客户实现最佳功耗、性能、面积 (PPA) 并加速其结果生成时间 (TTR)。

三星电子晶圆设计技术团队副总裁Sangyun Kim 表示:“三星晶圆厂在诸多前沿应用领域为领先客户提供服务,这些领域要求最高水平的设计性能、鲁棒性和电源效率“。通过与新思科技的合作,我们可以为5到3纳米先进工艺节点的客户提供一流的签核流程。”

新思科技经过充分认证的签核流程包括以下解决方案:

PrimeTime®:支持超低电压变化、过孔变异和多输入开关,与SPICE的相关性为3%,总体内存占用减少50%,基于路径的分析性能提高20倍

StarRC™: 将提取的运行时间改善2倍,准确性保持在标准参考1%范围内

StarRC场求解器:作为支持高级节点的黄金参考部署

PrimeECO™:使设计完成速度提高5倍,消除了实现和签核之间代价高昂的迭代

PrimePower:使用RTL模拟矢量提供8倍的门级功率分析

SiliconSmart®:整体性能提高10倍,包括启用新思科技云服务,显著缩短库特征提取的周转时间

新思科技设计集团工程高级副总裁Jacob Avidan表示:“与半导体设计和制造领域的行业领先企业合作是我们能够持续进行设计创新的核心所在“。我们很幸运能够与三星晶圆厂合作,凭借对三星最新先进工艺技术的高度信心,共同推动各种签核技术的创新、扩展性能极限、并降低设计所需的余量。我们期待着在未来的设计和应用领域继续合作。”

本次合作涵盖Fusion Design Platform™签核解决方案的广泛产品组合,包括PrimeTime静态定时分析、PrimeECO设计收敛、PrimePower功耗分析、StarRC提取和SiliconSmart库特征提取。

责任编辑:xj

声明:本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人,不代表电子发烧友网立场。文章及其配图仅供工程师学习之用,如有内容侵权或者其他违规问题,请联系本站处理。 举报投诉
  • 三星电子
    +关注

    关注

    34

    文章

    15863

    浏览量

    181017
  • 新思科技
    +关注

    关注

    5

    文章

    798

    浏览量

    50337
  • 3nm
    3nm
    +关注

    关注

    3

    文章

    231

    浏览量

    13984
收藏 人收藏

    评论

    相关推荐

    三星3nm良率仅20%,仍不放弃Exynos 2500处理器,欲打造“十怪兽”

    ,导致Exynos 2500良率不佳的原因是,这颗SoC基于三星第二代3nm GAA制程工艺——SF3工艺,然而目前第二代SF3工艺的良率仅为20%。  
    的头像 发表于 06-25 00:04 3636次阅读
    <b class='flag-5'>三星</b><b class='flag-5'>3nm</b>良率仅20%,仍不放弃Exynos 2500处理器,欲打造“十<b class='flag-5'>核</b>怪兽”

    三星首款3nm可穿戴设备芯片Exynos W1000发布

    在科技日新月异的今天,三星再次以其卓越的创新能力震撼业界,于7月3日正式揭晓了其首款采用顶尖3nm GAA(Gate-All-Around)先进工艺制程的可穿戴设备系统级芯片(SoC
    的头像 发表于 07-05 15:22 1660次阅读

    三星3nm芯片良率低迷,量产前景不明

    近期,三星电子在半导体制造领域遭遇挑战,其最新的Exynos 2500芯片在3nm工艺上的生产良率持续低迷,目前仍低于20%,远低于行业通常要求的60%量产标准。这一情况引发了业界对三星半导体制造能力的质疑,同时也使得该芯片未来
    的头像 发表于 06-24 18:22 1525次阅读

    台积电3nm工艺稳坐钓鱼台,三星因良率问题遇冷

    近日,全球芯片代工领域掀起了不小的波澜。据媒体报道,台积电在3nm制程的芯片代工价格上调5%之后,依然收获了供不应求的订单局面。而与此同时,韩国的三星电子在3nm工艺上却遭遇了前所未有的尴尬,其
    的头像 发表于 06-22 14:23 1172次阅读

    三星与新思科携手,备战2nm工艺量产

    在全球半导体行业迈向更高精度和更小尺寸的征途上,三星与新思科技近日宣布了一项重要的合作。这一合作旨在确保三星的2nm制造工艺能够顺利实现量产,并在市场中占据领先地位。
    的头像 发表于 06-20 09:22 500次阅读

    台积电3nm产能供不应求,骁龙8 Gen44成本或增

    在半导体行业的最新动态中,三星3nm GAA工艺量产并未如预期般成功,其首个3nm工艺节点SF3E的市场应用范围相对有限。这一现状促使了科
    的头像 发表于 06-15 10:32 815次阅读

    消息称三星第二代3nm产线将于下半年开始运作

    三星电子近日宣布,将在7月的巴黎Galaxy Unpacked活动中,向全球展示其最新研发的3nm技术芯片Exynos W1000。这款尖端芯片将首次应用于下一代Galaxy系列智能手表Galaxy Watch7和高端智能手机Galaxy S25,标志着
    的头像 发表于 05-14 10:27 425次阅读

    三星3nm移动应用处理器实现首次流片

    据行业内部可靠消息,三星已成功完成了其先进的3nm移动应用处理器(AP)的设计,并通过自家代工部门实现了这一重要产品的首次流片。这一里程碑式的进展不仅标志着三星在半导体技术领域的持续突破,也进一步
    的头像 发表于 05-09 09:32 419次阅读

    三星电子开始量产其首款3nm Gate All Around工艺的片上系统

    据外媒报道,三星电子已开始量产其首款3nm Gate All Around(GAA)工艺的片上系统(SoC),预计该芯片预计将用于Galaxy S25系列。
    的头像 发表于 05-08 15:24 607次阅读

    三星电子:加快2nm3D半导体技术发展,共享技术信息与未来展望

    在技术研发领域,三星电子的3nm与2nm工艺取得显著进步,预计本季度内完成2nm设计基础设施的开发;此外,4nm工艺的良率亦逐渐稳定。
    的头像 发表于 04-30 16:16 539次阅读

    台积电扩增3nm产能,部分5nm产能转向该节点

    目前,苹果、高通、联发科等世界知名厂商已与台积电能达成紧密合作,预示台积电将继续增加 5nm产能至该节点以满足客户需求,这标志着其在3nm制程领域已经超越竞争对手三星及英特尔。
    的头像 发表于 03-19 14:09 657次阅读

    三星电子3nm工艺良率低迷,始终在50%左右徘徊

    据韩国媒体报道称,三星电子旗下的3纳米工艺良品比例仍是一个问题。报道中仅提及了“3nm”这一笼统概念,并没有明确指出具体的工艺类型。知情者透露,尽管有部分分析师认为其已经超过60%
    的头像 发表于 03-07 15:59 781次阅读

    三星3nm良率 0%!

    来源:EETOP,谢谢 编辑:感知芯视界 Link 近期韩媒DealSite+报道,表示三星3nm GAA生产工艺存在问题,在尝试生产适用于Galaxy S25 /S25+手机的Exynos
    的头像 发表于 02-04 09:31 801次阅读

    三星第二代3nm工艺开始试产!

    据报道,三星预计在未来6个月时间内,让SF3的工艺良率提高到60%以上。三星SF3工艺会率先应用到可穿戴设备处理器上,三星Galaxy Wa
    的头像 发表于 01-29 15:52 657次阅读

    思科携手台积公司推出“从架构探索到” 统一设计平台

    思科3DIC Compiler集成了3Dblox 2.0标准,可用于异构集成和“从架构探索到”的完整解决方案。
    的头像 发表于 01-12 13:40 520次阅读
    新<b class='flag-5'>思科</b>技<b class='flag-5'>携手</b>台积公司推出“从架构探索到<b class='flag-5'>签</b><b class='flag-5'>核</b>” 统一设计平台