0
  • 聊天消息
  • 系统消息
  • 评论与回复
登录后你可以
  • 下载海量资料
  • 学习在线课程
  • 观看技术视频
  • 写文章/发帖/加入社区
会员中心
创作中心

完善资料让更多小伙伴认识你,还能领取20积分哦,立即完善>

3天内不再提示

上/下拉电阻详解

GReq_mcu168 来源:玩转单片机 作者:玩转单片机 2021-02-14 15:00 次阅读

除了前一节讨论的拉电阻基本使用方法外,上拉电阻也可以提升高电平的电压阈值,以便于前后级信号相匹配,比如,TTL逻辑电平驱动CMOS逻辑电平时,我们通常会添加一个上拉电阻R1,如下图所示:

579eabb4-56fc-11eb-8b86-12bb97331649.jpg

But Why? 我们先来看看TTL电平标准图与CMOS电平标准图,如下图所示:

57c94f22-56fc-11eb-8b86-12bb97331649.jpg

可以看到,TTL逻辑输出的低电平最大值VOLMAX(0.4V)小于CMOS逻辑输入低电平最大值VILMAX(0.3×VCC=1.5V),因此,TTL低电平驱动CMOS逻辑是完全没有问题的,但是TTL逻辑输出的高电平最小值VOHMIN(2.4V)却低于CMOS逻辑输入高电平的最小值VIHMIN(0.7×VCC=3.5V),换言之,CMOS逻辑可能不能够识别TTL逻辑高电平(注意“可能”这两个字)。

那为什么添加上拉电阻后就能够使TTL逻辑可靠驱动CMOS逻辑呢?我们看看TTL逻辑电路的输出结构,如下图的所示:(下图来自TI公司六反相器7404数据手册)

5801ffca-56fc-11eb-8b86-12bb97331649.jpg

事实上,所有TTL逻辑输出结构都是一致的,如下图所示2输入与门:(下图来自TI公司四个两输入与门7408数据手册)。

582eb89e-56fc-11eb-8b86-12bb97331649.jpg

如下图所示2输入或门:(下图来自TI公司四个两输入或门7432数据手册)。

585f86b8-56fc-11eb-8b86-12bb97331649.jpg

其它TTL逻辑输出结构也是类似的,此处不再赘述。TTL逻辑输出为高电平时内部状态如下图所示:

5893761c-56fc-11eb-8b86-12bb97331649.jpg

按照TTL电平标准,输出高电平VOH至少2.4V(VOHMIN=2.4V),换言之,这个输出电压也可能高于或低于CMOS高电平输入识别阈值最小值3.5V(不可靠),而添加上拉电阻后的TTL逻辑电路状态如下图所示:

58b0e4c2-56fc-11eb-8b86-12bb97331649.jpg

由于上拉电阻R4的存在,使得三极管Q3与二极管D2都处于截止状态,因此输出电平被上拉至5V高电平,妥妥地超过了CMOS逻辑高电平判断阈值的最小值( 3.5V),这样CMOS逻辑电路就能够可靠地进行高电平判断。

但是,反过来CMOS逻辑电平能够可靠地驱动TTL逻辑电平,读者可自行对照两者的逻辑电平标准图就真相大白了。

上拉电阻也可以提升单片机引脚的高电平驱动能力。前面我们已经介绍过,任何单片机的IO引脚的驱动电流都是有限的(比如,STM32单片机引脚的驱动能力为25mA),如下图所示:

58fd8bba-56fc-11eb-8b86-12bb97331649.jpg

3.3V单片机IO引脚最大可以驱动约132欧姆的电阻(负载),如果驱动的电阻小于132欧姆,输出高电平“H”就因电流驱动能力不足而使得输出电压下降,这时我们可以添加一个上拉电阻,如下图所示:

592348b4-56fc-11eb-8b86-12bb97331649.jpg

100欧姆负载需要约33mA的驱动电流,但单片机IO引脚只有25mA可以提供,额外的8mA将由3.3V直流电源通过上拉电阻R1提供。

在高速数字设计电路中,信号的传输路径可用传输线来表征,一般差分传输线阻抗约100欧姆左右,单端传输线的阻抗约为50欧姆左右,如果接收端的输入阻抗与传输线阻抗不匹配(匹配就是相等的意思),则会引起信号反射,如下图所示:

59389728-56fc-11eb-8b86-12bb97331649.jpg

事实上,大多数接收端的输入阻抗远大于传输线阻抗,将传输线出来的信号直接与接收端对接必定将产生反射,从而引起信号完整性(Signal Integrity, SI)问题,因此,我们通常都会使用各种端接手段进行阻抗的匹配,添加下拉电阻就是其中一个手段,如下图所示:

5969a3a4-56fc-11eb-8b86-12bb97331649.jpg

也可以使用上下拉电阻配合的方式进行阻抗的匹配(远端戴维南端接),如下图所示:

5991d540-56fc-11eb-8b86-12bb97331649.jpg

如果读者有过DDRII SDRAM的应用经验,会发现其中有一个VTT电压,如下图所示:

59b6f762-56fc-11eb-8b86-12bb97331649.jpg

VTT就是端接电压(termination voltage),它通常是VDDQ的一半。差分传输线的端接原理也是相似的,至于更多细节方面可参考系列文章《高速数字逻辑电平标准之SSTL》及《高速PCB设计之端接》,此处不再赘述。

我们在说某个电阻是上拉电阻或下拉电阻的时候,它其实还同时有限制电流的能力,只不过在使用拉电阻过程中,上拉或下拉的功能占主导地位,也因此而得名,你可以把端接电阻称为上拉电阻或下拉电阻,但你总不会称其为限流电阻吧?

责任编辑:xj

原文标题:上/下拉电阻

文章出处:【微信公众号:玩转单片机】欢迎添加关注!文章转载请注明出处。

声明:本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人,不代表电子发烧友网立场。文章及其配图仅供工程师学习之用,如有内容侵权或者其他违规问题,请联系本站处理。 举报投诉
  • CMOS
    +关注

    关注

    58

    文章

    5680

    浏览量

    235124
  • 电阻
    +关注

    关注

    86

    文章

    5465

    浏览量

    171631
  • TTL
    TTL
    +关注

    关注

    7

    文章

    502

    浏览量

    70117

原文标题:上/下拉电阻

文章出处:【微信号:mcu168,微信公众号:硬件攻城狮】欢迎添加关注!文章转载请注明出处。

收藏 人收藏

    评论

    相关推荐

    下拉电阻的使用方法

    电阻是把一个信号通过一个电阻接到电源(Vcc),下拉电阻是一个信号通过一个电阻接到地(GND
    的头像 发表于 11-07 10:22 169次阅读
    上<b class='flag-5'>下拉</b><b class='flag-5'>电阻</b>的使用方法

    电阻下拉电阻有什么区别?#硬件工程师 #电路设计 #扬兴科技

    电阻
    扬兴科技
    发布于 :2024年09月26日 16:41:20

    【RS-485总线】详解RS-485上下拉电阻的选择

    RS-485总线广泛应用于通信、工业自动化等领域,在实际应中,通常会遇到是否需要加上下拉电阻以及加多大的电阻合适的问题,下面我们将对这些问题进行详细的分析。为什么需要加上下拉
    的头像 发表于 09-21 08:06 531次阅读
    【RS-485总线】<b class='flag-5'>详解</b>RS-485上<b class='flag-5'>下拉</b><b class='flag-5'>电阻</b>的选择

    电路设计基础:电阻下拉电阻分析

    电阻下拉电阻 在电子元器件间中,并不存在上拉电阻下拉
    发表于 08-22 13:59

    请问ESP8266 GPIO的内部拉/下拉电阻范围有多大?

    ESP8266 GPIO的内部拉/下拉电阻范围有多大?
    发表于 07-08 07:16

    电阻下拉电阻的用处和区别介绍

    电阻下拉电阻是电子电路设计中常用的两种电阻。尽管它们有共同点,例如影响电路的阻抗特性和限制电流流过电路的能力,但它们的工作原理和应用场
    的头像 发表于 05-02 15:18 4565次阅读
    <b class='flag-5'>上</b>拉<b class='flag-5'>电阻</b>和<b class='flag-5'>下拉</b><b class='flag-5'>电阻</b>的用处和区别介绍

    下拉电阻的作用有哪些

    下拉电阻是一种常见的电子元件,用于在没有输入或输入为高阻抗状态时,将电路节点固定在低逻辑电平(通常是地或负电源)。其主要作用包括: 确保默认逻辑电平:下拉电阻可以保证即使没有信号输入或
    的头像 发表于 05-02 15:08 2240次阅读

    最全讲解上下拉电阻下拉电阻的选择与上下拉电阻的应用

    在电子元器件间中,并不存在上拉电阻下拉电阻这两种实体的电阻,之所以这样称呼,原因是根据电阻不同使用的场景来定义的,其本质还是
    的头像 发表于 04-09 15:13 9522次阅读
    最全讲解上<b class='flag-5'>下拉</b><b class='flag-5'>电阻</b> 上<b class='flag-5'>下拉</b><b class='flag-5'>电阻</b>的选择与上<b class='flag-5'>下拉</b><b class='flag-5'>电阻</b>的应用

    STM32cubemx在开漏和推挽输出模式下电阻下拉电阻有什么作用和区别?

    只配置过输入的时候拉和下拉电阻。不知道在开漏和推挽输出模式下电阻下拉
    发表于 03-27 07:20

    电阻下拉电阻是什么

    拉就是将不确定的信号通过一个电阻钳位在高电平,电阻同时起限流作用。而下拉电阻是直接接到地上,接二极管的时候
    发表于 02-29 12:39 3526次阅读
    <b class='flag-5'>上</b>拉<b class='flag-5'>电阻</b>和<b class='flag-5'>下拉</b><b class='flag-5'>电阻</b>是什么

    请为cx3的io口没有内部电阻下拉电阻吗?

    ,CyU3PGpioSetValue,在配置参数里CyU3PGpioSimpleConfig_t的结构里,没有看到此io口是否可以配置内部拉或下拉电阻。请为cx3的io口没有内部
    发表于 02-28 06:25

    关于单片机上拉电阻下拉电阻详解和选取

    数字电路有三种状态:高电平、低电平、和高阻状态,有些应用场合不希望出现高阻状态,可以通过上拉电阻下拉电阻的方式使处于稳定状态,具体视设计要求而定!
    发表于 02-15 15:30 3398次阅读

    电阻是如何实现上下拉功能的呢?

    电阻是如何实现上下拉功能的呢? 上下拉功能是指在电路中通过连接电阻来实现对信号的拉和下拉控制。
    的头像 发表于 02-04 09:32 864次阅读

    电路板中上拉电阻下拉电阻所起的作用

    电阻下拉电阻是电路板维修技术中的两个专业技术术语,在分析电路板中的电路控制原理时经常会用到上拉电阻
    的头像 发表于 02-03 12:26 763次阅读

    ​上下拉电阻及相关电路分析!

    根据这两种特性可以在不同器件选用,比如共阴共阳数码管驱动,单片机IO引脚等灵活使用。当然要注意在下拉电阻使用时,在output2的位置一定要加限流电阻,否则会引起D2线路电流过大,类似短路。
    的头像 发表于 12-10 10:00 2067次阅读
    ​上<b class='flag-5'>下拉</b><b class='flag-5'>电阻</b>及相关电路分析!