0
  • 聊天消息
  • 系统消息
  • 评论与回复
登录后你可以
  • 下载海量资料
  • 学习在线课程
  • 观看技术视频
  • 写文章/发帖/加入社区
会员中心
创作中心

完善资料让更多小伙伴认识你,还能领取20积分哦,立即完善>

3天内不再提示

SiP正持续成长以缓解因晶体管尺寸日趋物理极限的压力

电子工程师 来源:长电科技 作者:长电科技 2021-01-20 18:01 次阅读

摩尔定律,虽命名为“定律”,但究其本质更像是一条预言,一条在过去的 50 年间始终引导半导体行业发展的伟大预言。但是,现阶段摩尔定律下工艺的无限制成长终会遭遇一道名为“物理极限”的壁垒,如何绕过壁垒以延续乃至超越摩尔定律成为了现如今业界的发展重心。

如果说系统级芯片(System on Chip,英文简称 SoC)技术是摩尔定律不断发展所产生的重要产物,那么系统级封装(System in Package,英文简称 SiP)技术便是实现超越摩尔定律的关键路径。在“后摩尔定律”所提供的关键助力之下,SiP 生态系统正持续成长以缓解因晶体管尺寸日趋物理极限产生的压力。

6cd7c568-5924-11eb-8b86-12bb97331649.png

(图片来源:TSMC) 随着 5G 通信机器学习技术应用的快速普及,系统级封装 SiP 技术在短短的时间内便已经成为实现微系统功能多样化、集成异构化、体积及成本最小化的最优方案。

对于 SiP 技术的生态系统,除了业内人士非常熟悉的半导体材料和计算机辅助设计(CAD)软件之外,IC 基板技术及与之关联的供应链同样是 SiP 生态系统的重要一环。上图所示为当前半导体封测行业中常见的基板技术及其趋势。 目前从技术发展的趋势来看,双面塑模成型技术、电磁干扰屏蔽技术、激光辅助键合技术可以并称为拉动系统级封装技术发展的“三驾创新马车”。NO.1双面塑模成型技术双面塑模成型技术(Double-Sided Molding Technology)之所以成为系统级封装工程专家的新宠,主要有两个原因: (一)有效减少封装体积以节省空间。 (二)有效缩短多个裸芯(Bare Dies)及被动元件之间的连接线路以降低系统阻抗、提升整体电气性能。 更小的封装体积、更强的电气性能,为双面塑模成型技术在 SiP 领域的广泛应用前景提供了良好的基础。下图所示为一例由长电科技成功导入规模量产的双面塑模成型 SiP 射频前端模块产品

长电科技的双面封装 SiP 产品采用了多项先进工艺以确保双面塑模成型技术的成功应用。该产品采用了 C-mold 工艺,实现了芯片底部空间的完整填充,并有效减少了封装后的残留应力, 保证了封装的可靠性。

同时 Grinding 工艺的应用,使封装厚度有了较大范围的选择,同步实现精准控制产品的厚度公差。为了去除流程中残留的多余塑封料,长电科技还采用了 Laser ablation 工艺,以确保产品拥有更好的可焊性。

这项技术看似稀松平常,实则机关暗藏,每一项创新技术的成功落地都要经历许多挑战。双面塑模成型(Double-Sided Molding Technology)技术的落地主要面临着以下三大挑战: (一)塑模成型过程中的翘曲问题。 (二)背面精磨(Back Grinding)过程中的管控风险。 (三)激光灼刻(Laser Ablating)及锡球成型(Solder Ball Making)中的管控风险。 面对全新工艺所带来的诸多挑战,长电科技选择直面困难,攻克一系列技术难题,并成功于 2020 年 4 月通过全球行业领先客户的认证,实现了双面封装 SiP 产品的量产。 在这项全新突破的工艺中,长电科技严格把控生产流程,采用高度自动化的先进制程,将在双面塑模成型过程可能发生的各类风险隐患进行了有效降低。

原文标题:详解 SiP 技术体系中的三驾创新马车(一)

文章出处:【微信公众号:长电科技】欢迎添加关注!文章转载请注明出处。

责任编辑:haq

声明:本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人,不代表电子发烧友网立场。文章及其配图仅供工程师学习之用,如有内容侵权或者其他违规问题,请联系本站处理。 举报投诉
  • 半导体
    +关注

    关注

    334

    文章

    26931

    浏览量

    215426
  • SiP
    SiP
    +关注

    关注

    5

    文章

    496

    浏览量

    105235
  • 长电科技
    +关注

    关注

    5

    文章

    348

    浏览量

    32472

原文标题:详解 SiP 技术体系中的三驾创新马车(一)

文章出处:【微信号:gh_0837f8870e15,微信公众号:长电科技】欢迎添加关注!文章转载请注明出处。

收藏 人收藏

    评论

    相关推荐

    达林顿晶体管概述和作用

    结构。这种结构通过级联多个晶体管,实现了更高的电流增益和更广泛的应用场景。达林顿晶体管最早由英国物理学家吉姆·达林顿(或称为悉尼·达灵顿,具体名字可能资料不同而有所差异)在1953年
    的头像 发表于 09-29 15:42 367次阅读

    CMOS晶体管尺寸规则

    CMOS晶体管尺寸规则是一个复杂且关键的设计领域,它涉及到多个方面的考量,包括晶体管的性能、功耗、面积利用率以及制造工艺等。以下将从CMOS晶体管的基本结构、
    的头像 发表于 09-13 14:10 1046次阅读

    NMOS晶体管和PMOS晶体管的区别

    NMOS晶体管和PMOS晶体管是两种常见的金属氧化物半导体场效应晶体管(MOSFET)类型,它们在多个方面存在显著的差异。以下将从结构、工作原理、性能特点、应用场景等方面详细阐述NMOS晶体管
    的头像 发表于 09-13 14:10 1871次阅读

    CMOS晶体管和MOSFET晶体管的区别

    CMOS晶体管和MOSFET晶体管在电子领域中都扮演着重要角色,但它们在结构、工作原理和应用方面存在显著的区别。以下是对两者区别的详细阐述。
    的头像 发表于 09-13 14:09 1119次阅读

    PNP晶体管符号和结构 晶体管测试仪电路图

    PNP晶体管是一种双极性晶体管,用于电子电路中放大、开关和控制电流的器件。与NPN晶体管相对应,PNP晶体管的结构特点在于其三个不同的半导体区域:正极(P型)、负极(N型)、正极(P型
    的头像 发表于 07-01 17:45 1909次阅读
    PNP<b class='flag-5'>晶体管</b>符号和结构 <b class='flag-5'>晶体管</b>测试仪电路图

    降压开关稳压器如何使用串联晶体管

    磁场L 1。只要TR 1关闭,这种情况就会无限期地持续下去。 当晶体管TR 1通过控制电路“关闭”(开关打开)时,输入电压立即与发射极电路断开,导致电感器周围的磁场崩溃,从而在电感器上产生反向电压。 该
    发表于 06-18 14:19

    如何提高晶体管的开关速度,让晶体管快如闪电

    跑得快首先就得让晶体管减肥,也就是减小晶体管尺寸。就像短跑运动员的肌肉紧凑有力,小尺寸晶体管电荷走的路程短,自然速度就快。然后,咱们谈谈
    的头像 发表于 04-03 11:54 615次阅读
    如何提高<b class='flag-5'>晶体管</b>的开关速度,让<b class='flag-5'>晶体管</b>快如闪电

    晶体管放大时,各级电位状态是什么

    晶体管放大时,各级电位状态是指在放大电路中,不同级别的晶体管的电位状态。晶体管放大电路由多级晶体管组成,每个晶体管负责一个级别的放大,
    的头像 发表于 02-27 16:51 1083次阅读

    什么是达林顿晶体管?达林顿晶体管的基本电路

    达林顿晶体管(Darlington Transistor)也称为达林顿对(Darlington Pair),是由两个或更多个双极性晶体管(或其他类似的集成电路或分立元件)组成的复合结构。通过这种结构,第一个双极性晶体管放大的电流
    的头像 发表于 02-27 15:50 4650次阅读
    什么是达林顿<b class='flag-5'>晶体管</b>?达林顿<b class='flag-5'>晶体管</b>的基本电路

    晶体管加偏置的理由

    晶体管偏置电阻的计算主要是为了确定适当的基极电流确保晶体管正常工作和线性放大。
    的头像 发表于 02-05 15:06 744次阅读
    <b class='flag-5'>晶体管</b>加偏置的理由

    晶体管的偏置定义和方式

    晶体管的偏置是指为了使晶体管正常工作,需要给晶体管的基极或发射极加上适当的电压,从而使晶体管的工作点处于稳定的状态。
    的头像 发表于 02-05 15:00 1793次阅读
    <b class='flag-5'>晶体管</b>的偏置定义和方式

    晶体管计算机的主要物理元件为

    晶体管计算机是一种由晶体管组成的计算机系统。晶体管是一种半导体器件,用于控制和放大电流。它是电子技术领域中最重要的发明之一,也是现代计算机技术的基石之一。本文将详细介绍晶体管计算机的主
    的头像 发表于 02-02 10:28 877次阅读

    有什么方法可以提高晶体管的开关速度呢?

    有什么方法可以提高晶体管的开关速度呢? 电子行业一直在寻求提高晶体管速度的方法,满足高速和高性能计算需求。下面将详细介绍几种可以提高晶体管开关速度的方法: 1.
    的头像 发表于 01-12 11:18 1181次阅读

    晶体管是怎么做得越来越小的?

    上次我的文章解释了所谓的7nm不是真的7nm,是在实际线宽无法大幅缩小的前提下,通过改变晶体管结构的方式缩小晶体管实际尺寸来达到等效线宽的效果那么新的问题来了:从平面晶体管结构(Pla
    的头像 发表于 12-19 16:29 606次阅读
    <b class='flag-5'>晶体管</b>是怎么做得越来越小的?

    探讨晶体管尺寸缩小的原理

    从平面晶体管结构(Planar)到立体的FinFET结构,我们比较容易理解晶体管尺寸缩小的原理。
    发表于 12-02 14:04 1044次阅读
    探讨<b class='flag-5'>晶体管</b><b class='flag-5'>尺寸</b>缩小的原理