0
  • 聊天消息
  • 系统消息
  • 评论与回复
登录后你可以
  • 下载海量资料
  • 学习在线课程
  • 观看技术视频
  • 写文章/发帖/加入社区
会员中心
创作中心

完善资料让更多小伙伴认识你,还能领取20积分哦,立即完善>

3天内不再提示

Zynq UltraScale+ 器件与PL DNA不同的值

电子设计 来源:电子设计 作者:电子设计 2022-02-08 14:19 次阅读

描述

Xilinx 用两个 96 位独特器件标识符(称为器件 DNA)为每个 Zynq UltraScale+ 器件编程

一个 DNA 值位于可编程逻辑 (PL) 中,另一个 DNA 值位于处理系统 (PS) 中。

这两个 DNA 值是不同的,但每个 DNA 都有以下属性及读取访问方法。

DNA 位置 大小 不可修改(写保护) 只读访问方法
PL DNA 96 位 PL DNA_PORTE2 原语(参见 UG974),
or
通过 FUSE_DNA 指令 (opcode[11:0]=100100110010) JTAG PL TAP。
Vivado 硬件管理器显示 PL DNA 值。
PS DNA 96 位 PS APB(32 位)寄存器,地址:
0xFFCC100C (DNA_0)
0xFFCC1010 (DNA_1)
0xFFCC1014 (DNA_2)
SDK XilSKey_ZynqMp_EfusePs_ReadDna API 返回 PS DNA 值。

PL DNA[93:57] 位值可能与 Xilinx 编程的 PS DNA[93:57] 位值不同。

解决方案

PL DNA 建议用于通过 Xilinx 二维码器件查找工具/请求识别器件的应用,或用于依靠不可修改独特器件标识符的安全应用。

实例:

如何使用附带的 AXI_DNA 内核从处理器访问 PL DNA。(在 Vivado/XSDK 2018.2 中完成测试)。

1) 在 ip_repo 文件夹中提取压缩文件附件。

pIYBAGAJ6PSAGn05AAA9BIOoLPo924.png

2) 将 ip_repo 目录添加到资源库中。

pIYBAGAJ6TKAKi6NAABtXFL_8fg247.png

3) 将 AXI_DNA IP 添加到模块设计中,“运行自动”会其连接至处理器子系统并验证分配给 AXI DNA 的地址。

o4YBAGAJ6XCADIBYAAAQiltPH7w989.png



4) 将硬件导出至 XSDK,创建一个空项目并导入这三个文件(在 71342.zip 中附加到此答复记录):

dna_test.c

AXI_DNA_selftest.c

AXI_DNA.h

5) 编译,创建一个可引导的映像,观察 UART 终端上的以下输出:

***************************************
The PL DNA is: 400000000113746804416305
***************************************


附件

文件名 文件大小 File Type
xilinx.com_user_AXI_DNA_1.0.zip 13 KB ZIP
71342.zip 2 KB ZIP

审核编辑:何安

声明:本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人,不代表电子发烧友网立场。文章及其配图仅供工程师学习之用,如有内容侵权或者其他违规问题,请联系本站处理。 举报投诉
收藏 人收藏

    评论

    相关推荐

    AMD/Xilinx Zynq® UltraScale+ ™ MPSoC ZCU102 评估套件

    Zynq UltraScale+ MPSoC 器件,具有四核 Arm® Cortex-A53、双核 Cortex-R5 实时处理器和基于 AMD/Xilinx 16nm FinFET+ 可编程逻辑
    的头像 发表于 11-20 15:32 116次阅读
    AMD/Xilinx <b class='flag-5'>Zynq</b>® <b class='flag-5'>UltraScale+</b> ™ MPSoC ZCU102 评估套件

    为Xilinx® Zynq®UltraScale™系列多处理器中的VCCINT_VCU轨供电

    电子发烧友网站提供《为Xilinx® Zynq®UltraScale™系列多处理器中的VCCINT_VCU轨供电.pdf》资料免费下载
    发表于 09-25 10:54 0次下载
    为Xilinx® <b class='flag-5'>Zynq</b>®<b class='flag-5'>UltraScale</b>™系列多处理器中的VCCINT_VCU轨供电

    使用TPS65086x PMIC为Xilinx Zynq UltraScale MPSoC供电

    电子发烧友网站提供《使用TPS65086x PMIC为Xilinx Zynq UltraScale MPSoC供电.pdf》资料免费下载
    发表于 09-21 11:11 0次下载
    使用TPS65086x PMIC为Xilinx <b class='flag-5'>Zynq</b> <b class='flag-5'>UltraScale</b> MPSoC供电

    一个更适合工程师和研究僧的FPGA提升课程

    Suite 1 设计 FPGA; 嵌入式设计课程 02 ● 设计 Zynq UltraScale+ RFSoC; ● 面向软件开发者的Zynq UltraScale
    发表于 06-05 10:09

    AMD推出全新Spartan UltraScale+ FPGA系列

    AMD 已经拥有 Zynq UltraScale+ 和 Artix UltraScale+ 系列,而 Spartan UltraScale+ FPGA 系列的推出使其不断现代化。
    发表于 03-18 10:40 344次阅读
    AMD推出全新Spartan <b class='flag-5'>UltraScale+</b> FPGA系列

    AMD 扩展市场领先的 FPGA 产品组合,推出专为成本敏感型边缘应用打造的AMD Spartan UltraScale+ 系列

    UltraScale+ 器件能为边缘端各种 I/O 密集型应用提供成本效益与高能效性能,在基于 28 纳米及以下制程技术的 FPGA 领域带来业界极高的 I/O 逻
    发表于 03-07 15:17 451次阅读

    AMD推出Spartan UltraScale+ FPGA系列产品

    AMD公司,全球知名的芯片巨头,近日宣布推出全新的AMD Spartan UltraScale+ FPGA系列产品组合。这一新系列作为AMD成本优化型FPGA、自适应SoC产品家族的最新成员,特别针对成本敏感型边缘应用进行了优化,旨在提供更高的成本效益和能效性能。
    的头像 发表于 03-07 10:15 637次阅读

    为嵌入式应用选择AMD Spartan UltraScale+FPGA

    全新 AMD Spartan UltraScale+ FPGA 系列在价格、功耗、功能和尺寸之间取得了良好的平衡。了解该系列器件如何帮助设计人员以低成本推动 I/O 密集型应用产品快速上市。
    的头像 发表于 03-06 11:31 481次阅读
    为嵌入式应用选择AMD Spartan <b class='flag-5'>UltraScale</b>+FPGA

    AMD 扩展市场领先的 FPGA 产品组合,推出专为成本敏感型边缘应用打造的AMD Spartan UltraScale+ 系列

    UltraScale+ 器件能为边缘端各种 I/O 密集型应用提供成本效益与高能效性能,在基于 28 纳米及以下制程技术的 FPGA 领域带来业界极高的 I/O 逻
    发表于 03-06 11:17 331次阅读

    AMD推出全新Spartan UltraScale+ FPGA系列

    AMD日前正式推出了全新的Spartan UltraScale+ FPGA系列,该系列作为AMD广泛的成本优化型FPGA和自适应SoC产品组合的最新成员,专为边缘端各种I/O密集型应用设计。
    的头像 发表于 03-06 11:09 777次阅读

    采用UltraScale/UltraScale+芯片的DFX设计注意事项

    采用UltraScale/UltraScale+芯片进行DFX设计时,建议从以下角度对设计进行检查。
    的头像 发表于 01-18 09:27 854次阅读
    采用<b class='flag-5'>UltraScale</b>/<b class='flag-5'>UltraScale+</b>芯片的DFX设计注意事项

    通过JTAG启动Linux的方法和脚本

    在 AMD SoC 器件(AMD Zynq 7000 SoC,AMD Zynq UltraScale+ MPSoC,AMD Versal Adaptive SoC),常见的启动方式是
    的头像 发表于 12-22 10:27 1386次阅读
    通过JTAG启动Linux的方法和脚本

    针对UltraScale/UltraScale+芯片DFX应考虑的因素有哪些(2)

    UltraScale/UltraScale+芯片开始支持BUFG_*、PLL和MMCM出现在动态区,在7系列FPGA中这些时钟资源只能在静态区。
    的头像 发表于 12-21 09:12 923次阅读
    针对<b class='flag-5'>UltraScale</b>/<b class='flag-5'>UltraScale+</b>芯片DFX应考虑的因素有哪些(2)

    针对UltraScale/UltraScale+芯片DFX应考虑的因素有哪些(1)

    对于UltraScale/UltraScale+芯片,几乎FPGA内部所有组件都是可以部分可重配置的
    的头像 发表于 12-14 16:16 641次阅读
    针对<b class='flag-5'>UltraScale</b>/<b class='flag-5'>UltraScale+</b>芯片DFX应考虑的因素有哪些(1)

    AD9681是否可被zynq-7020的pl端驱动?

    您好: 我想咨询AD9681是否可以被zynq-7020的PL端驱动(zynq7020的性能是否足够)。我们需要做卫星的探测载荷,由于卫星能源控制严格,我们需要低功耗、多通道(至少8个)、高采样率
    发表于 12-04 08:18