0
  • 聊天消息
  • 系统消息
  • 评论与回复
登录后你可以
  • 下载海量资料
  • 学习在线课程
  • 观看技术视频
  • 写文章/发帖/加入社区
会员中心
创作中心

完善资料让更多小伙伴认识你,还能领取20积分哦,立即完善>

3天内不再提示

vivado2017.4生成比特流失败报错信息

电子设计 来源:电子设计 作者:电子设计 2022-02-08 14:10 次阅读

作者:watchmanZYNQ微信公众号

出现问题以及分析
vivado2017.4生成比特流失败,报错信息

o4YBAGAJ7P2AGHK6AALeKBXqH6A420.png

[Drc 23-20]规则违反(NSTD-1)未指定的I/O标准,-142个逻辑端口中有4个使用I/O标准(IOSTANDARD)值“ DEFAULT”,而不是用户分配的特定值。

这可能会导致I/O争用或与电路板电源或连接性不兼容,从而影响性能,信号完整性,或者在极端情况下会损坏设备或所连接的组件。

若要更正此冲突,请指定所有I/O标准。除非所有逻辑端口都定义了用户指定的I/O标准值,否则此设计将无法生成位流。

要允许使用未指定的I/O标准值创建位流(不建议),请使用以下命令:set_property SEVERITY {Warning} [get_drc_checks NSTD-1].NOTE

pIYBAGAJ7TyAaFHYAAEXJRtoS3s932.png

使用Vivado Runs基础结构时(例如,launch_runs Tcl命令),请将此命令添加到.tcl文件,并将该文件作为执行运行的write_bitstream步骤的预钩添加。

问题端口:USBIND_0_port_indctl [1:0],USBIND_0_vbus_pwrfault,USBIND_0_vbus_pwrselect。

解决办法:
新建记事本,添加以下三句:

1set_property SEVERITY {Warning} [get_drc_checks NSTD-1] 2 3set_property SEVERITY {Warning} [get_drc_checks RTSTAT-1] 4 5set_property SEVERITY {Warning} [get_drc_checks UCIO-1]

重命名为 name.tcl文件(确定后缀格式有效)

在进入vivado软件,在generate bitstream 界面如下,右键进入setting

o4YBAGAJ7e2AEyAhAAGVeJPpDUU242.png

点击tcl.pre

o4YBAGAJ7jGANC9mAAMx-jYyaFQ739.png

选中刚才配置的name.tcl

点击OK,就行了,之后就可以成功生成bit流了。

审核编辑:何安

声明:本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人,不代表电子发烧友网立场。文章及其配图仅供工程师学习之用,如有内容侵权或者其他违规问题,请联系本站处理。 举报投诉
  • Vivado
    +关注

    关注

    19

    文章

    815

    浏览量

    66962
收藏 人收藏

    评论

    相关推荐

    cmdgc5016生成的配置寄存器值居然没有变化,有人能解释下吗?

    最近在上手GC5016片子。配置文件用的是官网上下载的“tsin_r0_v1p1”,用以在4个通道上生成不同的输出频率。在配置时发现,我修改“tsin_r0_v1p1”文件中的fck值,cmdgc5016生成的配置寄存器值居然没有变化。有人能解释下吗??
    发表于 01-22 06:51

    DAC1280 TDATA引脚输入的比特流,怎么产生这个比特流,算法是什么?

    我想请问下关于DAC1280的TDATA引脚输入的比特流的问题: 1,怎么产生这个比特流,算法是什么? 2,怎么控制输出信号的频率? 对您的回答感激不尽,谢谢。
    发表于 01-06 06:21

    SRIO介绍及xilinx的vivado 2017.4生成srio例程代码解释

    1. 概述 本文是用于记录srio的学习情况,以及一些对xilinx的vivado 2017.4生成srio例程代码的解释。 2. 参考文件 《pg007_srio_gen2》 3. SRIO协议
    的头像 发表于 12-10 16:24 872次阅读
    SRIO介绍及xilinx的<b class='flag-5'>vivado</b> <b class='flag-5'>2017.4</b>中<b class='flag-5'>生成</b>srio例程代码解释

    请问怎么理解DAC1280的比特流

    关于DAC1280这个芯片的1s density modulation怎么理解。我的理解:1S不断的往TDATA引脚输入高低电平,根据1S内传输的比特流中1占得比重来输出一个对应的电流。这样的话根据采样定理,按照一个周期10个点的要求,是不是只能输入0.1Hz的正弦波。不知道我的理解是否正确?
    发表于 12-05 06:04

    Renesa RA如何使用SPI来实现高速比特流的发送

    有些特殊的外设会使用基于SPI模式,发送连续比特流来传输数据。本文主要介绍对于Renesa RA,如何使用SPI来实现高速比特流的发送。
    的头像 发表于 07-22 14:38 1643次阅读
    Renesa RA如何使用SPI来实现高速<b class='flag-5'>比特流</b>的发送

    一文了解FPGA比特流的内部结构

    比特流是一个常用词汇,用于描述包含FPGA完整内部配置状态的文件,包括布线、逻辑资源和IO设置。大多数现代FPGA都是基于SRAM的,包括Xilinx Spartan和Virtex系列。在FPGA上
    的头像 发表于 07-16 18:02 1w次阅读
    一文了解FPGA<b class='flag-5'>比特流</b>的内部结构

    SDK5.0生成的工程,PWM都不输出,ADC也不进中断是怎么回事?

    关于电机库5.0生成的工程,问个问题呀: 关于TIM1和ADC的配置,配置好后,都不调用start函数,比如PWM_Start,ADC_Start_IT。根本PWM都不输出,ADC也不进中断。只有调用相关的start函数,才能正常执行。 不知道是我在生成出来的工程没
    发表于 04-29 08:09

    使用SDK5生成工程模板程序时老是出现错误是为啥?

    使用st SDK5生成工程模板程序时老是出现这样的错误是为啥?我的SDK:5.0.1STM32CubeMX:4.26.0Keil5:5.25 求助万能的网友。
    发表于 04-28 08:36

    使用MotorControl Workbench 5.1.3生成的软件,运行后software error,为什么?

    使用MotorControl Workbench 5.1.3生成的软件,运行,第一次可以发波形,第二次报software error;后面没次清除故障都是直接software error;没有任何波形产生。请问为何会报这个 故障?
    发表于 04-25 06:17

    STM32L4R5生成工程模板时,必须使用CubeMx,但是生成的程序编译极慢为什么?

    开发STM32L4R5芯片。在生成工程模板时,必须使用CubeMx,但是生成的程序编译极慢 1、采用compiler 5编译很慢,但是不报错。 2、采用complier6编译较快,但是报错
    发表于 04-19 07:32

    用cubemx6.3.0生成以前的keil程序后运行不正常的原因?

    用cubemx6.3.0生成以前的keil程序后运行不正常。
    发表于 04-02 08:05

    用cubeMX + STM32L0HAL库1.12.1生成的自定义HID设备,接收后发送数据第三次开始会失败卡死的原因?

    用cubeMX + STM32L0HAL库1.12.1生成的自定义HID设备,在接收后发送数据,第三次开始会失败卡死,单独接收和发送没问题,用HAL库1.12.0生成的没问题
    发表于 03-21 08:05

    如何用stm32生成pwm同时在其pwm低电平中心触发adc?

    如何用stm32生成pwm同时在其pwm低电平中心触发adc
    发表于 03-20 07:25

    MotorControl Workbench 5.4.4生成代码怎么改绝对值编码器?

    MotorControl Workbench 5.4.4生成代码只支持增量编码器和霍尔编码器。怎么改绝对值编码器 ?分别需要改哪几个函数?请问一下,大家有没有这方面的例子?
    发表于 03-14 06:21

    stm32CubeMAX使用freertos V2生成的lwip与FATFS不能正常运行如何解决?

    freertosV1生成的工程,运行是没有问题的。不知道官方是否有这样的升级后的注意事项,或者是模块有没有根据版本的不同,适配不同的代码块。或者是解决方法。
    发表于 03-08 06:56