0
  • 聊天消息
  • 系统消息
  • 评论与回复
登录后你可以
  • 下载海量资料
  • 学习在线课程
  • 观看技术视频
  • 写文章/发帖/加入社区
会员中心
创作中心

完善资料让更多小伙伴认识你,还能领取20积分哦,立即完善>

3天内不再提示

【ZYNQ Ultrascale+ MPSOC FPGA教程】第十章PWM呼吸灯实验

FPGA技术专栏 来源:芯驿电子科技 作者:芯驿电子科技 2021-01-23 11:18 次阅读

原创声明:

本原创教程由芯驿电子科技(上海)有限公司(ALINX)创作,版权归本公司所有,如需转载,需授权并注明出处。

适用于板卡型号:

AXU2CGA/AXU2CGB/AXU3EG/AXU4EV-E/AXU4EV-P/AXU5EV-E/AXU5EV-P /AXU9EG/AXU15EG

实验Vivado工程为“pwm_led”。

本文主要讲解使用PWM控制LED,实现呼吸灯的效果。

1.实验原理

如下图所示,用一个N比特的计数器,最大值可以表示为2的N次方,最小值0,计数器以“period”为步进值累加,加到最大值后会溢出,进入下一个累加周期。当计数器值大于“duty”时,脉冲输出高,否则输出低,这样就可以完成图中红色线所示的脉冲占空比可调的脉冲输出,同时“period”可以调节脉冲频率,可以理解为计数器的步进值。

pIYBAGAKLtSAOU6CAAANXx_V_tQ811.jpgPWM脉宽调制示意图

不同的脉冲占空比的方波输出后加在LED上,LED灯就会显示不同的亮度,通过不断地调节方波的占空比,从而实现LED灯亮度的调节。

2. 实验设计

PWM模块设计非常简单,在上面的原理中已经讲到,这里不再说原理。

信号名称 方向 说明
clk in 时钟输入
rst in 异步复位输入,高复位
period in PWM脉宽周期(频率)控制。period = PWM输出频率 * (2 的N次方) / 系统时钟频率。显然N越大,频率精度越高。
duty in 占空比控制,占空比 = duty / (2的N次方)* 100%

PWM模块(ax_pwm)端口

`timescale1ns/1psmoduleax_pwm#(
	parameterN=16//pwmbitwidth
)(inputclk,inputrst,input[N-1:0]period,	//pwmstepvalueinput[N-1:0]duty,		//dutyvalueoutputpwm_out	//pwmoutput);reg[N-1:0]period_r;		//periodregisterreg[N-1:0]duty_r;		//dutyregisterreg[N-1:0]period_cnt;	//periodcounterregpwm_r;assignpwm_out=pwm_r;always@(posedgeclkorposedgerst)beginif(rst==1)begin
period_r<={ N {1'b0}};
        duty_r <={ N {1'b0}};endelsebegin
        period_r <= period;
        duty_r   <= duty;endend//period counter, step is period valuealways@(posedge clk orposedge rst)beginif(rst==1)
        period_cnt <={ N {1'b0}};else
        period_cnt <= period_cnt + period_r;endalways@(posedge clk orposedge rst)beginif(rst==1)begin
        pwm_r <=1'b0;endelsebeginif(period_cnt >=duty_r)	//ifperiodcounterisbiggerorequalstodutyvalue,thensetpwmvaluetohighpwm_r<=1'b1;else
            pwm_r <=1'b0;endend

那么如何实现呼吸灯的效果呢?我们知道呼吸灯效果是由暗不断的变亮,再由亮不断的变暗的过程,而亮暗效果是由占空比来调节的,因此我们主要来控制占空比,也就是控制duty的值。

在下面的测试代码中,通过设置period的值,设定PWM的频率为200Hz,PWM_PLUS状态即是增加duty值,如果增加到最大值,将pwm_flag置1,并开始将duty值减少,待减少到最小的值,则开始增加duty值,不断循环。其中PWM_GAP状态为调整间隔,时间为100us。

`timescale1ns/1psmodulepwm_test(input		clk,		//25MHzinput		rst_n,		//lowactive	output	led			//high-off,low-on);
					localparamCLK_FREQ=25;				//25MHzlocalparamUS_COUNT=CLK_FREQ;		//1uscounterlocalparamMS_COUNT=CLK_FREQ*1000;	//1mscounterlocalparamDUTY_STEP	=32'd100000;	//dutysteplocalparamDUTY_MIN_VALUE=32'h6fffffff;	//dutyminimumvaluelocalparamDUTY_MAX_VALUE=32'hffffffff;	//dutymaximumvalue					localparamIDLE		=0;	//IDLEstatelocalparamPWM_PLUS	=1;//PWMdutyplusstatelocalparamPWM_MINUS	=2;//PWMdutyminusstatelocalparamPWM_GAP	=3;//PWMdutyadjustmentgapwire		pwm_out;	//pwmoutputreg[31:0]	period;		//pwmstepvaluereg[31:0]	duty;		//dutyvaluereg			pwm_flag;	//dutyvalueplusandminusflag,0:plus;1:minusreg[3:0]	state;reg[31:0]	timer;		//dutyadjustmentcounterassignled=~pwm_out;//ledlowactivealways@(posedgeclkornegedgerst_n)begin
	if(rst_n==1'b0)
	begin
		period		<=32'd0;
		timer 		<=32'd0;
		duty 		<=32'd0;
		pwm_flag 	<=1'b0;
		state 		<= IDLE;
	end
	else
		case(state)
			IDLE:
			begin
				period 		<=32'd17179;//The pwm step value, pwm 200Hz(period = 200*2^32/50000000)				state  		<= PWM_PLUS;
				duty   		<= DUTY_MIN_VALUE;				
			end
			PWM_PLUS :
			begin
				if(duty >DUTY_MAX_VALUE-DUTY_STEP)	//ifdutyisbiggerthanDUTYMAXVALUEminusDUTY_STEP,begintominusdutyvalue				begin
					pwm_flag	<=1'b1;
					duty   		<= duty - DUTY_STEP ;
				end
				else
				begin
					pwm_flag 	<=1'b0;					
					duty   		<= duty + DUTY_STEP ;	
				end
				
				state  		<= PWM_GAP ;
			end
			PWM_MINUS :
			begin
				if(duty < DUTY_MIN_VALUE + DUTY_STEP)	//if duty is little than DUTY MIN VALUE plus duty step, begin to add duty value				begin
					pwm_flag 	<=1'b0;
					duty   		<= duty + DUTY_STEP ;
				end
				else
				begin
					pwm_flag 	<=1'b1;
					duty   		<= duty - DUTY_STEP ;	
				end	
				state  		<= PWM_GAP ;
			end
			PWM_GAP:
			begin
				if(timer >=US_COUNT*100)//adjustmentgapis100us				begin
					if(pwm_flag)
						state<= PWM_MINUS ;
					else
						state <= PWM_PLUS ;
						
					timer <=32'd0;
				end
				else
				begin
					timer <= timer +32'd1;
				end
			end
			default:
			begin
				state <= IDLE;		
			end			
		endcaseend//Instantiate pwm moduleax_pwm#(.N(32))ax_pwm_m0(.clk      (clk),.rst      (~rst_n),.period   (period),.duty     (duty),.pwm_out  (pwm_out));
	endmodule

3. 下载验证

生成bitstream,并下载bit文件,可以看到PL LED1灯产生呼吸灯效果。PWM是比较常用的模块,比如风扇转速控制,电机转速控制等等。

声明:本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人,不代表电子发烧友网立场。文章及其配图仅供工程师学习之用,如有内容侵权或者其他违规问题,请联系本站处理。 举报投诉
  • FPGA
    +关注

    关注

    1625

    文章

    21619

    浏览量

    601148
  • PWM
    PWM
    +关注

    关注

    114

    文章

    5115

    浏览量

    213123
  • Zynq
    +关注

    关注

    9

    文章

    607

    浏览量

    47100
  • MPSoC
    +关注

    关注

    0

    文章

    195

    浏览量

    24230
  • 呼吸灯
    +关注

    关注

    10

    文章

    109

    浏览量

    42688
收藏 人收藏

    评论

    相关推荐

    在米尔电子MPSOC实现12G SDI视频采集H.265压缩SGMII万兆以太网推流

    4K UHD音视频广播领域的优势 1.高性能与低功耗的结合:Zynq UltraScale+ MPSoC采用了16nm FinFET工艺,集成了多核处理器和可编程逻辑,能够在提高性能的同时降低功耗,这对
    发表于 11-01 16:56

    迅为iTOP-RK3568开发板驱动开发指南-第十八篇 PWM

    APP 209.5 运行测试 209.5.1 编译驱动程序 209.5.2 编译应用程序 209.5.3 运行测试 209.6 呼吸实验 第210 sysyfs操作
    发表于 10-29 10:13

    在米尔电子MPSOC实现12G SDI视频采集H.265压缩SGMII万兆以太网推流

    在本设计中,我们使用Zynq UltraScale+ MPSoC平台(具体型号为MYIR XCZU4EV),通过FPGA实现对SDI视频的H265压缩,并通过SGMII接口推送到万兆
    发表于 10-14 17:42

    《DNK210使用指南 -CanMV版 V1.0》第十章 板卡信息实验

    第十章 板卡信息实验 本章实验将介绍如何使用CanMV内置的board脚本来获取板卡信息,方便后续实验使用。通过本章的学习,读者将学习到CanMV内置board脚本的使用。本章分为如下
    发表于 09-28 15:04

    使用TPS65086x PMIC为Xilinx Zynq UltraScale MPSoC供电

    电子发烧友网站提供《使用TPS65086x PMIC为Xilinx Zynq UltraScale MPSoC供电.pdf》资料免费下载
    发表于 09-21 11:11 0次下载
    使用TPS65086x PMIC为Xilinx <b class='flag-5'>Zynq</b> <b class='flag-5'>UltraScale</b> <b class='flag-5'>MPSoC</b>供电

    ALINX FPGA+GPU异架构视频图像处理开发平台介绍

    Alinx 最新发布的新品 Z19-M 是一款创新的 FPGA+GPU 异构架构视频图像处理开发平台,它结合了 AMD Zynq UltraScale+ MPSoC
    的头像 发表于 08-29 14:43 872次阅读

    一个更适合工程师和研究僧的FPGA提升课程

    Suite 1 设计 FPGA; 嵌入式设计课程 02 ● 设计 Zynq UltraScale+ RFSoC; ● 面向软件开发者的Zynq
    发表于 06-05 10:09

    AMD推出全新Spartan UltraScale+ FPGA系列

    AMD 已经拥有 Zynq UltraScale+ 和 Artix UltraScale+ 系列,而 Spartan UltraScale+ FPG
    发表于 03-18 10:40 331次阅读
    AMD推出全新Spartan <b class='flag-5'>UltraScale+</b> <b class='flag-5'>FPGA</b>系列

    AMD推出Spartan UltraScale+ FPGA系列产品

    AMD公司,全球知名的芯片巨头,近日宣布推出全新的AMD Spartan UltraScale+ FPGA系列产品组合。这一新系列作为AMD成本优化型FPGA、自适应SoC产品家族的最新成员,特别针对成本敏感型边缘应用进行了优化
    的头像 发表于 03-07 10:15 616次阅读

    AMD 扩展市场领先的 FPGA 产品组合,推出专为成本敏感型边缘应用打造的AMD Spartan UltraScale+ 系列

    股票代码:AMD)今日宣布推出 AMD Spartan™ UltraScale+FPGA 系列,这是广泛的 AMD 成本优化型 FPGA 和自适应 SoC 产品组合的最新成员。Spartan
    发表于 03-06 11:17 322次阅读

    AMD推出全新Spartan UltraScale+ FPGA系列

    AMD日前正式推出了全新的Spartan UltraScale+ FPGA系列,该系列作为AMD广泛的成本优化型FPGA和自适应SoC产品组合的最新成员,专为边缘端各种I/O密集型应用设计。
    的头像 发表于 03-06 11:09 749次阅读

    FPGA上为FPGA设计PCB的步骤详解

    FPGA(ZynqUltraScale+MPSoC) 上的 Ubuntu 22.04 桌面映像上安装了各种 EE 设计应用程序(包括 KiCad),并用它设计 PCB。
    的头像 发表于 02-26 09:04 1866次阅读
    在<b class='flag-5'>FPGA</b>上为<b class='flag-5'>FPGA</b>设计PCB的步骤详解

    采用UltraScale/UltraScale+芯片的DFX设计注意事项

    采用UltraScale/UltraScale+芯片进行DFX设计时,建议从以下角度对设计进行检查。
    的头像 发表于 01-18 09:27 837次阅读
    采用<b class='flag-5'>UltraScale</b>/<b class='flag-5'>UltraScale+</b>芯片的DFX设计注意事项

    针对UltraScale/UltraScale+芯片DFX应考虑的因素有哪些(2)

    UltraScale/UltraScale+芯片开始支持BUFG_*、PLL和MMCM出现在动态区,在7系列FPGA中这些时钟资源只能在静态区。
    的头像 发表于 12-21 09:12 896次阅读
    针对<b class='flag-5'>UltraScale</b>/<b class='flag-5'>UltraScale+</b>芯片DFX应考虑的因素有哪些(2)

    针对UltraScale/UltraScale+芯片DFX应考虑的因素有哪些(1)

    对于UltraScale/UltraScale+芯片,几乎FPGA内部所有组件都是可以部分可重配置的
    的头像 发表于 12-14 16:16 624次阅读
    针对<b class='flag-5'>UltraScale</b>/<b class='flag-5'>UltraScale+</b>芯片DFX应考虑的因素有哪些(1)