0
  • 聊天消息
  • 系统消息
  • 评论与回复
登录后你可以
  • 下载海量资料
  • 学习在线课程
  • 观看技术视频
  • 写文章/发帖/加入社区
会员中心
创作中心

完善资料让更多小伙伴认识你,还能领取20积分哦,立即完善>

3天内不再提示

【ZYNQ Ultrascale+ MPSOC FPGA教程】第十七章Vitis准备工程及注意事项

FPGA技术专栏 来源:芯驿电子科技 作者:芯驿电子科技 2021-01-26 09:44 次阅读

原创声明:

本原创教程由芯驿电子科技(上海)有限公司(ALINX)创作,版权归本公司所有,如需转载,需授权并注明出处。

适用于板卡型号:

AXU2CGA/AXU2CGB/AXU3EG/AXU4EV-E/AXU4EV-P/AXU5EV-E/AXU5EV-P /AXU9EG/AXU15EG

1. 软件环境

软件开发环境基于Vivado 2020.1

2. 硬件环境

开发板型号 芯片型号
AXU2CGA xczu2cg-sfvc784-1-e
AXU2CGB xczu2cg-sfvc784-1-e

3. 批处理下载QSPI Flash

所有的工程目录下都有个bootimage文件夹,存放了对应的BOOT.bin文件,可将此文件拷贝到Vitis_image_download文件夹,覆盖原有的BOOT.bin。也可以把BOOT.bin放到SD卡启动验证功能

o4YBAGAKMCaAbEBvAAAEm2gyXsg388.jpg

vitis_image_download文件夹在course_s2目录下面,进入文件夹,右键点击program_qspi.bat,打开编辑

pIYBAGAKMCeARj6nAAATcdsfmRo828.jpgo4YBAGAKMCiAE4DrAAA1HlkatR8968.jpg

将program_flash路径改成自己的软件安装路径,保存并关闭。

pIYBAGAKMCiATACAAAAc_MQ8Obw470.jpg

双击program_qspi.bat,即可下载BOOT.BIN到QSPI FLASH,建议用JTAG模式下载。

o4YBAGAKMCmAE3GWAAA7uJJVw5c346.jpg

也可以采用SD卡启动方法,把BOOT.bin文件拷贝到SD内启动。

4. 批处理建立Vitis工程

由于Vitis工程编译后占用空间较大,因此为了节省大家宝贵的时间,我们提供了Vitis工程的批处理tcl脚本,在每个工程下都有个vitis文件夹,里面包含硬件描述文件xx.xsa,以及自动创建工程的脚本

pIYBAGAKMCqAex9KAAAyLYSvUW4588.jpg

大家需要做的是编辑auto_create_vitis文件夹中的build_vitis.bat文件

o4YBAGAKMCqAYHs7AAAvJDpxXbQ518.jpg

将黄色框中的xsct.bat路径换成自己安装的路径,路径为xx\Vitis\2020.1\bin\xsct.bat

pIYBAGAKMCuAceK2AAAV6Kk8YZU272.jpg

保存之后,再双击build_vitis.bat就可以创建工程了

编译结束,按任意键退出

o4YBAGAKMCyASKu0AAA-Jzrw_w8927.jpg

打开Vitis软件,选择工程路径,Launch

pIYBAGAKMC2AJqeYAAA6wEI4ULw163.jpg

打开后,关闭Welcom界面

o4YBAGAKMC2AHqj9AABgCmS5g6o938.jpg

工程即可使用

pIYBAGAKMC6AZKPmAABmXpM-1tk925.jpg

声明:本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人,不代表电子发烧友网立场。文章及其配图仅供工程师学习之用,如有内容侵权或者其他违规问题,请联系本站处理。 举报投诉
  • FPGA
    +关注

    关注

    1624

    文章

    21597

    浏览量

    601008
  • 编译
    +关注

    关注

    0

    文章

    647

    浏览量

    32758
  • Zynq
    +关注

    关注

    9

    文章

    607

    浏览量

    47091
  • MPSoC
    +关注

    关注

    0

    文章

    195

    浏览量

    24224
  • Vitis
    +关注

    关注

    0

    文章

    145

    浏览量

    7369
收藏 人收藏

    评论

    相关推荐

    在米尔电子MPSOC实现12G SDI视频采集H.265压缩SGMII万兆以太网推流

    4K UHD音视频广播领域的优势 1.高性能与低功耗的结合:Zynq UltraScale+ MPSoC采用了16nm FinFET工艺,集成了多核处理器和可编程逻辑,能够在提高性能的同时降低功耗,这对
    发表于 11-01 16:56

    《DNK210使用指南 -CanMV版 V1.0》第十七章 machine.WDT类实验

    第十七章 machine.WDT类实验 在上一实验中,简单介绍了machine模块以及machine模块中的部分函数,本章将介绍machine模块中的WDT类,即看门狗类。通过本章的学习,读者将
    发表于 10-15 14:32

    文档更新 | 迅为RK3568驱动指南-第十七篇(串口)

    第194 如何在Linux中使用模拟SPI 第195 实践:移植官方mcp2515驱动 ✦ 第十七篇 串口 第196 串口简介 196.1 什么是串口 196.2 什么是波特率
    发表于 09-24 10:42

    使用TPS65086x PMIC为Xilinx Zynq UltraScale MPSoC供电

    电子发烧友网站提供《使用TPS65086x PMIC为Xilinx Zynq UltraScale MPSoC供电.pdf》资料免费下载
    发表于 09-21 11:11 0次下载
    使用TPS65086x PMIC为Xilinx <b class='flag-5'>Zynq</b> <b class='flag-5'>UltraScale</b> <b class='flag-5'>MPSoC</b>供电

    达实智能亮相第十七届高工锂电产业峰会

    日前,第十七届高工锂电产业峰会将在江苏常州隆重举行。达实智能受邀展出了自主研发的核心节能解决方案产品,达实建筑节能事业部总经理谢辉优出席大会,与行业生态合作伙伴展开深度交流。
    的头像 发表于 09-03 10:21 406次阅读

    先进FPGA的电源设计注意事项(电源设计器121)

    电子发烧友网站提供《先进FPGA的电源设计注意事项(电源设计器121).pdf》资料免费下载
    发表于 08-26 09:27 0次下载
    先进<b class='flag-5'>FPGA</b>的电源设计<b class='flag-5'>注意事项</b>(电源设计器121)

    一个更适合工程师和研究僧的FPGA提升课程

    Suite 1 设计 FPGA; 嵌入式设计课程 02 ● 设计 Zynq UltraScale+ RFSoC; ● 面向软件开发者的Zynq
    发表于 06-05 10:09

    FPGA的高速接口应用注意事项

    FPGA的高速接口应用注意事项主要包括以下几个方面: 信号完整性与电磁兼容性(EMC) : 在设计FPGA高速接口时,必须充分考虑信号完整性和电磁兼容性。这要求合理的PCB布局、走线策略和屏蔽技术
    发表于 05-27 16:02

    宏微科技将参加第十七届上海太阳能光伏与智慧能源展

    2024年6月13日至15日,第十七届上海太阳能光伏与智慧能源展(SNEC PV+)将在上海国家会展中心盛大举行。
    的头像 发表于 05-21 14:23 423次阅读
    宏微科技将参加<b class='flag-5'>第十七</b>届上海太阳能光伏与智慧能源展

    AMD推出全新Spartan UltraScale+ FPGA系列

    AMD 已经拥有 Zynq UltraScale+ 和 Artix UltraScale+ 系列,而 Spartan UltraScale+ FPG
    发表于 03-18 10:40 328次阅读
    AMD推出全新Spartan <b class='flag-5'>UltraScale+</b> <b class='flag-5'>FPGA</b>系列

    AMD推出全新Spartan UltraScale+ FPGA系列

    AMD日前正式推出了全新的Spartan UltraScale+ FPGA系列,该系列作为AMD广泛的成本优化型FPGA和自适应SoC产品组合的最新成员,专为边缘端各种I/O密集型应用设计。
    的头像 发表于 03-06 11:09 742次阅读

    FPGA上为FPGA设计PCB的步骤详解

    FPGA(ZynqUltraScale+MPSoC) 上的 Ubuntu 22.04 桌面映像上安装了各种 EE 设计应用程序(包括 KiCad),并用它设计 PCB。
    的头像 发表于 02-26 09:04 1851次阅读
    在<b class='flag-5'>FPGA</b>上为<b class='flag-5'>FPGA</b>设计PCB的步骤详解

    采用UltraScale/UltraScale+芯片的DFX设计注意事项

    采用UltraScale/UltraScale+芯片进行DFX设计时,建议从以下角度对设计进行检查。
    的头像 发表于 01-18 09:27 830次阅读
    采用<b class='flag-5'>UltraScale</b>/<b class='flag-5'>UltraScale+</b>芯片的DFX设计<b class='flag-5'>注意事项</b>

    针对UltraScale/UltraScale+芯片DFX应考虑的因素有哪些(2)

    UltraScale/UltraScale+芯片开始支持BUFG_*、PLL和MMCM出现在动态区,在7系列FPGA中这些时钟资源只能在静态区。
    的头像 发表于 12-21 09:12 889次阅读
    针对<b class='flag-5'>UltraScale</b>/<b class='flag-5'>UltraScale+</b>芯片DFX应考虑的因素有哪些(2)

    针对UltraScale/UltraScale+芯片DFX应考虑的因素有哪些(1)

    对于UltraScale/UltraScale+芯片,几乎FPGA内部所有组件都是可以部分可重配置的
    的头像 发表于 12-14 16:16 615次阅读
    针对<b class='flag-5'>UltraScale</b>/<b class='flag-5'>UltraScale+</b>芯片DFX应考虑的因素有哪些(1)