0
  • 聊天消息
  • 系统消息
  • 评论与回复
登录后你可以
  • 下载海量资料
  • 学习在线课程
  • 观看技术视频
  • 写文章/发帖/加入社区
会员中心
创作中心

完善资料让更多小伙伴认识你,还能领取20积分哦,立即完善>

3天内不再提示

【ZYNQ Ultrascale+ MPSOC FPGA教程】第二十五章PS端以太网使用之lwip

FPGA技术专栏 来源:芯驿电子科技 作者:芯驿电子科技 2021-01-28 10:01 次阅读

原创声明:

本原创教程由芯驿电子科技(上海)有限公司(ALINX)创作,版权归本公司所有,如需转载,需授权并注明出处。

适用于板卡型号:

AXU2CGA/AXU2CGB/AXU3EG/AXU4EV-E/AXU4EV-P/AXU5EV-E/AXU5EV-P /AXU9EG/AXU15EG

vivado工程目录为“ps_hello/vivado”

vitis工程目录为“ps_net/vitis”

软件工程师工作内容

以下为软件工程师负责内容。

开发板有两路千兆以太网,通过RGMII接口连接,本实验演示如何使用Vitis自带的LWIP模板进行PS端千兆以太网TCP通信

LWIP虽然是轻量级协议栈,但如果从来没有使用过,使用起来会有一定的困难,建议先熟悉LWIP的相关知识。

1. Vitis程序开发

1.1 LWIP库修改

由于自带的LWIP库只能识别部分phy芯片,如果开发板所用的phy芯片不在默认支持范围内,要修改库文件。也可以直接使用修改过的库替换原有的库。

1) 找到库文件目录“X:\xxx\Vitis\2020.1\data\embeddedsw\ThirdParty\sw_services”

pIYBAGAKMfOAU-Q8AACBDpL7-JA233.jpg

2)找到要修改的文件目录“lwip211_v1_2\src\contrib\ports\xilinx\netif”中文件“xaxiemacif_physpeed.c”和“xemacpsif_physpeed.c”要修改。

o4YBAGAKMfSAddqAAABpnrM5KTw961.jpg

3)修改PL端的“xaxiemacif_physpeed.c”文件,添加相关宏定义

pIYBAGAKMfSASeYRAAAtm9-hs70006.jpg

4)添加phy速度获取函数

unsignedintget_phy_speed_ksz9031(XAxiEthernet*xaxiemacp,u32phy_addr){
	u16control;
	u16status;
	u16partner_capabilities;
	xil_printf("StartPHYautonegotiation\r\n");

	XAxiEthernet_PhyWrite(xaxiemacp,phy_addr,IEEE_PAGE_ADDRESS_REGISTER,2);
	XAxiEthernet_PhyRead(xaxiemacp,phy_addr,IEEE_CONTROL_REG_MAC,&control);
	//control|=IEEE_RGMII_TXRX_CLOCK_DELAYED_MASK;	control&=~(0x10);
	XAxiEthernet_PhyWrite(xaxiemacp,phy_addr,IEEE_CONTROL_REG_MAC,control);

	XAxiEthernet_PhyWrite(xaxiemacp,phy_addr,IEEE_PAGE_ADDRESS_REGISTER,0);

	XAxiEthernet_PhyRead(xaxiemacp,phy_addr,IEEE_AUTONEGO_ADVERTISE_REG,&control);
	control|=IEEE_ASYMMETRIC_PAUSE_MASK;
	control|=IEEE_PAUSE_MASK;
	control|=ADVERTISE_100;
	control|=ADVERTISE_10;
	XAxiEthernet_PhyWrite(xaxiemacp,phy_addr,IEEE_AUTONEGO_ADVERTISE_REG,control);

	XAxiEthernet_PhyRead(xaxiemacp,phy_addr,IEEE_1000_ADVERTISE_REG_OFFSET,
																	&control);
	control|=ADVERTISE_1000;
	XAxiEthernet_PhyWrite(xaxiemacp,phy_addr,IEEE_1000_ADVERTISE_REG_OFFSET,
																	control);

	XAxiEthernet_PhyWrite(xaxiemacp,phy_addr,IEEE_PAGE_ADDRESS_REGISTER,0);
	XAxiEthernet_PhyRead(xaxiemacp,phy_addr,IEEE_COPPER_SPECIFIC_CONTROL_REG,
																&control);
	control|=(7<<12);	/* max number of gigabit attempts */
	control |=(1<<11);	/* enable downshift */
	XAxiEthernet_PhyWrite(xaxiemacp, phy_addr, IEEE_COPPER_SPECIFIC_CONTROL_REG,
																control);
	XAxiEthernet_PhyRead(xaxiemacp, phy_addr, IEEE_CONTROL_REG_OFFSET,&control);
	control |= IEEE_CTRL_AUTONEGOTIATE_ENABLE;
	control |= IEEE_STAT_AUTONEGOTIATE_RESTART;

	XAxiEthernet_PhyWrite(xaxiemacp, phy_addr, IEEE_CONTROL_REG_OFFSET, control);

	XAxiEthernet_PhyRead(xaxiemacp, phy_addr, IEEE_CONTROL_REG_OFFSET,&control);
	control |= IEEE_CTRL_RESET_MASK;
	XAxiEthernet_PhyWrite(xaxiemacp, phy_addr, IEEE_CONTROL_REG_OFFSET, control);

	while(1){
		XAxiEthernet_PhyRead(xaxiemacp, phy_addr, IEEE_CONTROL_REG_OFFSET,&control);
		if(control & IEEE_CTRL_RESET_MASK)
			continue;
		else
			break;
	}
	xil_printf("Waiting for PHY to complete autonegotiation.\r\n");

	XAxiEthernet_PhyRead(xaxiemacp, phy_addr, IEEE_STATUS_REG_OFFSET,&status);
	while(!(status & IEEE_STAT_AUTONEGOTIATE_COMPLETE)){
		sleep(1);
		XAxiEthernet_PhyRead(xaxiemacp, phy_addr, IEEE_STATUS_REG_OFFSET,
																&status);
		}

	xil_printf("autonegotiation complete \r\n");

	XAxiEthernet_PhyRead(xaxiemacp, phy_addr,0x1f,&partner_capabilities);

	if((partner_capabilities &0x40)==0x40)/* 1000Mbps */
		return1000;
	elseif((partner_capabilities &0x20)==0x20)/* 100Mbps */
		return100;
	elseif((partner_capabilities &0x10)==0x10)/* 10Mbps */
		return10;
	else
		return0;}

5) 修改函数“get_IEEE_phy_speed”,添加对KSZ9031的支持。

unsignedget_IEEE_phy_speed(XAxiEthernet*xaxiemacp){
	u16phy_identifier;
	u16phy_model;
	u8phytype;#ifdefXPAR_AXIETHERNET_0_BASEADDR
	u32phy_addr=detect_phy(xaxiemacp);

	/*GetthePHYIdentifierandModelnumber*/
	XAxiEthernet_PhyRead(xaxiemacp,phy_addr,PHY_IDENTIFIER_1_REG,&phy_identifier);
	XAxiEthernet_PhyRead(xaxiemacp,phy_addr,PHY_IDENTIFIER_2_REG,&phy_model);/*DependinguponwhatmanufacturerPHYisconnected,adifferentmaskis*neededtodeterminethespecificmodelnumberofthePHY.*/
	if(phy_identifier==MARVEL_PHY_IDENTIFIER){
		phy_model=phy_model&MARVEL_PHY_MODEL_NUM_MASK;

		if(phy_model==MARVEL_PHY_88E1116R_MODEL){
			returnget_phy_speed_88E1116R(xaxiemacp,phy_addr);
		}elseif(phy_model==MARVEL_PHY_88E1111_MODEL){
			returnget_phy_speed_88E1111(xaxiemacp,phy_addr);
		}
	}elseif(phy_identifier==TI_PHY_IDENTIFIER){
		phy_model=phy_model&TI_PHY_DP83867_MODEL;
		phytype=XAxiEthernet_GetPhysicalInterface(xaxiemacp);

		if(phy_model==TI_PHY_DP83867_MODEL&&phytype==XAE_PHY_TYPE_SGMII){
			returnget_phy_speed_TI_DP83867_SGMII(xaxiemacp,phy_addr);
		}

		if(phy_model==TI_PHY_DP83867_MODEL){
			returnget_phy_speed_TI_DP83867(xaxiemacp,phy_addr);
		}
	}
	elseif(phy_identifier==MICREL_PHY_IDENTIFIER)
	{
		xil_printf("Phy%disKSZ9031\n\r",phy_addr);
		get_phy_speed_ksz9031(xaxiemacp,phy_addr);
	}
	else{
	LWIP_DEBUGF(NETIF_DEBUG,("XAxiEthernetget_IEEE_phy_speed:DetectedPHYwithunknownidentifier/model.\r\n"));
	}#endif#ifdefPCM_PMA_CORE_PRESENT
	returnget_phy_negotiated_speed(xaxiemacp,phy_addr);#endif}

6) 修改PS端“xemacpsif_physpeed.c”文件添加宏定义

o4YBAGAKMfWAL1qCAAFDXT1SXp0069.jpg

7) 添加phy速度获取函数

staticu32_tget_phy_speed_ksz9031(XEmacPs*xemacpsp,u32_tphy_addr){
	u16_ttemp;
	u16_tcontrol;
	u16_tstatus;
	u16_tstatus_speed;
	u32_ttimeout_counter=0;
	u32_ttemp_speed;
	u32_tphyregtemp;

	xil_printf("StartPHYautonegotiation\r\n");

	XEmacPs_PhyWrite(xemacpsp,phy_addr,IEEE_PAGE_ADDRESS_REGISTER,2);
	XEmacPs_PhyRead(xemacpsp,phy_addr,IEEE_CONTROL_REG_MAC,&control);
	control|=IEEE_RGMII_TXRX_CLOCK_DELAYED_MASK;
	XEmacPs_PhyWrite(xemacpsp,phy_addr,IEEE_CONTROL_REG_MAC,control);

	XEmacPs_PhyWrite(xemacpsp,phy_addr,IEEE_PAGE_ADDRESS_REGISTER,0);

	XEmacPs_PhyRead(xemacpsp,phy_addr,IEEE_AUTONEGO_ADVERTISE_REG,&control);
	control|=IEEE_ASYMMETRIC_PAUSE_MASK;
	control|=IEEE_PAUSE_MASK;
	control|=ADVERTISE_100;
	control|=ADVERTISE_10;
	XEmacPs_PhyWrite(xemacpsp,phy_addr,IEEE_AUTONEGO_ADVERTISE_REG,control);

	XEmacPs_PhyRead(xemacpsp,phy_addr,IEEE_1000_ADVERTISE_REG_OFFSET,
					&control);
	control|=ADVERTISE_1000;
	XEmacPs_PhyWrite(xemacpsp,phy_addr,IEEE_1000_ADVERTISE_REG_OFFSET,
					control);

	XEmacPs_PhyWrite(xemacpsp,phy_addr,IEEE_PAGE_ADDRESS_REGISTER,0);
	XEmacPs_PhyRead(xemacpsp,phy_addr,IEEE_COPPER_SPECIFIC_CONTROL_REG,
																&control);
	control|=(7<<12);	/* max number of gigabit attempts */
	control |=(1<<11);	/* enable downshift */
	XEmacPs_PhyWrite(xemacpsp, phy_addr, IEEE_COPPER_SPECIFIC_CONTROL_REG,
																control);
	XEmacPs_PhyRead(xemacpsp, phy_addr, IEEE_CONTROL_REG_OFFSET,&control);
	control |= IEEE_CTRL_AUTONEGOTIATE_ENABLE;
	control |= IEEE_STAT_AUTONEGOTIATE_RESTART;
	XEmacPs_PhyWrite(xemacpsp, phy_addr, IEEE_CONTROL_REG_OFFSET, control);

	XEmacPs_PhyRead(xemacpsp, phy_addr, IEEE_CONTROL_REG_OFFSET,&control);
	control |= IEEE_CTRL_RESET_MASK;
	XEmacPs_PhyWrite(xemacpsp, phy_addr, IEEE_CONTROL_REG_OFFSET, control);

	while(1){
		XEmacPs_PhyRead(xemacpsp, phy_addr, IEEE_CONTROL_REG_OFFSET,&control);
		if(control & IEEE_CTRL_RESET_MASK)
			continue;
		else
			break;
	}

	XEmacPs_PhyRead(xemacpsp, phy_addr, IEEE_STATUS_REG_OFFSET,&status);

	xil_printf("Waiting for PHY to complete autonegotiation.\r\n");

	while(!(status & IEEE_STAT_AUTONEGOTIATE_COMPLETE)){
		sleep(1);
		XEmacPs_PhyRead(xemacpsp, phy_addr,
						IEEE_COPPER_SPECIFIC_STATUS_REG_2,&temp);
		timeout_counter++;

		if(timeout_counter ==30){
			xil_printf("Auto negotiation error \r\n");
			return;
		}
		XEmacPs_PhyRead(xemacpsp, phy_addr, IEEE_STATUS_REG_OFFSET,&status);
	}
	xil_printf("autonegotiation complete \r\n");

	XEmacPs_PhyRead(xemacpsp, phy_addr,0x1f,
					&status_speed);

	if((status_speed &0x40)==0x40)/* 1000Mbps */
		return1000;
	elseif((status_speed &0x20)==0x20)/* 100Mbps */
		return100;
	elseif((status_speed &0x10)==0x10)/* 10Mbps */
		return10;
	else
		return0;
	return XST_SUCCESS;}

8)修改函数“get_IEEE_phy_speed”,添加对KSZ9031的支持

staticu32_tget_IEEE_phy_speed(XEmacPs*xemacpsp,u32_tphy_addr){
	u16_tphy_identity;
	u32_tRetStatus;

	XEmacPs_PhyRead(xemacpsp,phy_addr,PHY_IDENTIFIER_1_REG,
					&phy_identity);
	if(phy_identity==MICREL_PHY_IDENTIFIER){
		RetStatus=get_phy_speed_ksz9031(xemacpsp,phy_addr);
	}elseif(phy_identity==PHY_TI_IDENTIFIER){
		RetStatus=get_TI_phy_speed(xemacpsp,phy_addr);
	}elseif(phy_identity==PHY_REALTEK_IDENTIFIER){
		RetStatus=get_Realtek_phy_speed(xemacpsp,phy_addr);
	}else{
		RetStatus=get_Marvell_phy_speed(xemacpsp,phy_addr);
	}

	returnRetStatus;}

1.2 创建APP工程时基于LWIP模板

pIYBAGAKMfWAOM7gAACB6jCWI8U605.jpg

2.下载调试

测试环境要求有一台支持dhcp的路由器,开发板连接路由器可以自动获取IP地址,实验主机和开发板在一个网络,可以相互通信。

2.1 以太网测试

1) 连接串口打开串口调试终端,连接好PS端以太网网线到路由器,运行Vitis下载程序

o4YBAGAKMfaAOkikAAC-VTzkxIQ600.jpg

2)可以看到串口打印出一些信息,可以看到自动获取到地址为“192.168.1.63”,连接速度1000Mbps,tcp端口为7

pIYBAGAKMfeAC7CzAAAii8BYH1c749.jpg

3) 使用telnet连接

o4YBAGAKMfeAPb9gAABmDuxiihY816.jpg

4) 当输入一个字符时,开发板返回相同字符

pIYBAGAKMfiAfnF9AAAUaLJ0BRk562.jpg

3. 实验总结

通过实验我们更加深刻了解到Vitis程序的开发,本实验只是简单的讲解如何创建一个LWIP应用,LWIP可以完成UDP、TCP等协议,在后续的教程中我们会提供基于以太网的具体应用,例如ADC采集数据通过以太网发送,摄像头数据通过以太网发送上位机显示。

声明:本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人,不代表电子发烧友网立场。文章及其配图仅供工程师学习之用,如有内容侵权或者其他违规问题,请联系本站处理。 举报投诉
  • FPGA
    +关注

    关注

    1629

    文章

    21736

    浏览量

    603409
  • 以太网
    +关注

    关注

    40

    文章

    5425

    浏览量

    171728
  • LwIP
    +关注

    关注

    2

    文章

    86

    浏览量

    27173
  • Zynq
    +关注

    关注

    10

    文章

    609

    浏览量

    47182
  • MPSoC
    +关注

    关注

    0

    文章

    198

    浏览量

    24282
收藏 人收藏

    评论

    相关推荐

    如何调试Zynq UltraScale+ MPSoC VCU DDR控制器

      如何调试Zynq UltraScale+ MPSoC VCU DDR控制器  Zynq UltraScale+
    发表于 01-07 16:02

    如何调试Zynq UltraScale+ MPSoC VCU DDR控制器

    如何调试 Zynq UltraScale+ MPSoC VCU DDR 控制器?
    发表于 01-22 06:29

    ZYNQ Ultrascale+ MPSOC FPGA教程

    ZYNQ Ultrascale+ MPSOC FPGA教程
    发表于 02-02 07:53

    闲话Zynq UltraScale+ MPSoC(连载1)

    Zynq-7000,这款SoC功能显得更加强劲:最显著的变化是新加入了GPU和视频编解码器,PS的高速接口更加丰富。按照Xilinx官方的说法,Zynq
    发表于 02-08 08:24 740次阅读
    闲话<b class='flag-5'>Zynq</b> <b class='flag-5'>UltraScale+</b> <b class='flag-5'>MPSoC</b>(连载1)

    闲话Zynq UltraScale+ MPSoC(连载5)

    作者:Hello,Panda Part3 I/O资源 和Zynq-7000相比较,Zynq UltraScale+ 增强了PS的IO性能;
    发表于 02-08 08:29 731次阅读
    闲话<b class='flag-5'>Zynq</b> <b class='flag-5'>UltraScale+</b> <b class='flag-5'>MPSoC</b>(连载5)

    Zynq UltraScale+ MPSoC的发售消息

    Zynq®UltraScale+MPSoC,现已开始发售。视频向您重点介绍了Xilinx UltraScale +产品组合的第一位成员
    的头像 发表于 11-27 06:47 3601次阅读

    米尔科技Zynq UltraScale+ MPSoC技术参考手册介绍

    Zynq UltraScale+ MPSoC是Xilinx推出的第二代多处理SoC系统,在第一代Zynq-7000的基础上做了全面升级,在单
    的头像 发表于 11-18 11:03 3204次阅读
    米尔科技<b class='flag-5'>Zynq</b> <b class='flag-5'>UltraScale+</b> <b class='flag-5'>MPSoC</b>技术参考手册介绍

    如何调试 Zynq UltraScale+ MPSoC VCU DDR 控制器?

    Zynq UltraScale+ MPSoC VCU DDR 控制器是一款专用 DDR 控制器,只支持在 Zynq UltraScale+
    发表于 02-23 06:00 15次下载
    如何调试 <b class='flag-5'>Zynq</b> <b class='flag-5'>UltraScale+</b> <b class='flag-5'>MPSoC</b> VCU DDR 控制器?

    【正点原子FPGA连载】第二十五章HDMI方块移动实验 -摘自【正点原子】新起点之FPGA开发指南_V2.1

    【正点原子FPGA连载】第二十五章HDMI方块移动实验 -摘自【正点原子】新起点之FPGA开发指南_V2.1
    发表于 11-24 14:36 13次下载
    【正点原子<b class='flag-5'>FPGA</b>连载】<b class='flag-5'>第二十五章</b>HDMI方块移动实验 -摘自【正点原子】新起点之<b class='flag-5'>FPGA</b>开发指南_V2.1

    米尔电子zynq ultrascale+ mpsoc底板外设资源清单分享

    米尔电子推出的国内首款zynq ultrascale+ mpsoc平台核心板(及开发板):MYC-CZU3EG吸引了人工智能、工业控制、嵌入式视觉、ADAS、算法加速、云计算、有线/无线通信等
    发表于 01-07 15:20 3次下载
    米尔电子<b class='flag-5'>zynq</b> <b class='flag-5'>ultrascale+</b> <b class='flag-5'>mpsoc</b>底板外设资源清单分享

    Zynq UltraScale+ MPSoC以太网接口调试

    Zynq&ZU+ Mpsoc以太网使用普遍,从功能大致分为2类应用:调试管理、数据传输。本文主要集中在PS的Ethernet RGMII
    的头像 发表于 08-02 08:03 2715次阅读
    <b class='flag-5'>Zynq</b> <b class='flag-5'>UltraScale+</b> <b class='flag-5'>MPSoC</b><b class='flag-5'>以太网</b>接口调试

    ZYNQ Ultrascale+ MPSoC系列FPGA芯片设计

    基于 Xilinx 公司ZYNQ Ultrascale+ MPSoC系列 FPGA 芯片设计,应用于工厂自动化、机器视觉、工业质检等工业领域
    发表于 11-02 14:35 1591次阅读

    Zynq UltraScale+ MPSoC中的隔离方法

    电子发烧友网站提供《Zynq UltraScale+ MPSoC中的隔离方法.pdf》资料免费下载
    发表于 09-13 17:11 1次下载
    <b class='flag-5'>Zynq</b> <b class='flag-5'>UltraScale+</b> <b class='flag-5'>MPSoC</b>中的隔离方法

    Zynq UltraScale+ MPSoC的隔离设计示例

    电子发烧友网站提供《Zynq UltraScale+ MPSoC的隔离设计示例.pdf》资料免费下载
    发表于 09-13 11:28 3次下载
    <b class='flag-5'>Zynq</b> <b class='flag-5'>UltraScale+</b> <b class='flag-5'>MPSoC</b>的隔离设计示例

    Zynq UltraScale+ MPSoC验证数据手册

    电子发烧友网站提供《Zynq UltraScale+ MPSoC验证数据手册.pdf》资料免费下载
    发表于 09-15 10:13 0次下载
    <b class='flag-5'>Zynq</b> <b class='flag-5'>UltraScale+</b> <b class='flag-5'>MPSoC</b>验证数据手册