AMD Zen4将支持AVX-512等新的指令集-电子发烧友网

AMD即将发布基于7nm Zen3架构的第三代霄龙7003系列数据中心处理器（代号Milan），但是没想到，第四代的猛料也被抖了出来，而且惊喜还在继续。

据一贯专注硬件的推特博主@ExecutableFix，代号Genoa的四代霄龙将采用台积电5nm工艺、Zen4架构，最多96核心192线程，支持12通道DDR5-5200内存、128条PCIe 5.0通道（双路对外160条），热设计功耗最高320W（可上调至400W），接口换成SP5 LGA6096。

今天又有一份关于Zen4核心的曝料出现，显示有超过64个核心，每核心双线程，支持57位虚拟内存寻址（最大容量128TB）、52位物理内存寻址（最大容量4TB）。

更惊喜的是，Zen4将会支持AVX-512、Bfloat16等新的指令集！

尤其是AVX-512，也得到了@ExecutableFix的确认。

AVX-512也就是AVX3，也就是“高级矢量扩展”，第一代AVX出现于Sandy Bridge二代酷睿，第二代AVX2诞生于2011年的四代酷睿（Haswell），最新的第三代则发布于2013年，最早用于至强产品线，目前已经下放到Ice Lake 10代酷睿、Tiger Lake 11代酷睿。

AVX、AVX2此前已得到AMD处理器的支持，AVX-512则一直是Intel的“专利”（尽管应用并不多），而接下来的AMD Zen4终于加入AVX-512，Intel无疑将失去已达独特优势。

当然，Intel说不定到时候已经有了第四代AVX-1024，毕竟不太可能让死对手就这么追上自己。

另外，Bfload16指令集也相当重要，是人工智能、机器学习的一个基础，Intel Cooper Lake三代可扩展至强和未来的Sapphire Rapids四代可扩展至强都支持。

责编AJX

声明：本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人，不代表电子发烧友网立场。文章及其配图仅供工程师学习之用，如有内容侵权或者其他违规问题，请联系本站处理。举报投诉

处理器

处理器

+关注

关注
68

文章
19293

浏览量
229933
amd

amd

+关注

关注
25

文章
5470

浏览量
134198
数据中心

数据中心

+关注

关注
16

文章
4785

浏览量
72145

Cortex-M3/M4F指令集技术用户手册

电子发烧友网站提供《Cortex-M3/M4F指令集技术用户手册.pdf》资料免费下载

发表于 12-23 16:31 •3次下载

Cortex-M3/M<b class='flag-5'>4</b>F<b class='flag-5'>指令集</b>技术用户手册

RISC-V指令集概述

精度浮点扩展）、M（整数乘除法）、A（原子扩展）、C（压缩扩展）等扩展指令。例如，在RV64I基础上，添加原子、整数乘除法、双精度浮点、压缩指令，则该指令集称为RV64IMADC。我

发表于 11-30 23:30

RISC-V的指令集位宽的几点学习心得

。RISC-V指令集支持不同的位宽，包括但不限于32位和64位。具体来说，RISC-V提供了RV32I、RV64I等基础整数指令集，分别对应32位和64位的整数运算。此外，RISC-V

发表于 10-31 22:05

简述微处理器的指令集架构

微处理器的指令集架构（Instruction Set Architecture，ISA）是计算机体系结构中的核心组成部分，它定义了计算机能够执行的指令集合、数据类型、寄存器、内存访问方式等，是连接

发表于 10-05 14:59 •475次阅读

RISC-V和arm指令集的对比分析

执行效率。它采用了一种基于Load/Store结构的三地址指令格式，将数据传输指令与算术逻辑指令分离，减少了指令的复杂度。RISC-V的

发表于 09-28 11:05

RISC-V指令集的特点总结

实现的复杂性，提高处理器的执行效率和易于优化。模块化定义：RISC-V 指令集支持模块化扩展，允许开发者根据具体应用需求添加或定制特定的指令模块。优势：模块化设计使得 RISC-V 可以灵活适应

发表于 08-30 22:05

RISCV的主流指令集有哪些？

如题，就像X86中指令集有MMX,SSE,SSE2等，就像ARM指令集有ARM和Thumb等，但是总是感觉RISCV特别乱，可能是厂商比较多的缘故吧，我知道的有WCH的青稞RISC-V

发表于 08-29 13:49

复杂指令集和精简指令集有什么区别

的两种主要指令集架构，它们在多个方面存在显著的差异。以下是对这两种指令集架构的详细比较，涵盖设计理念、指令复杂性、寻址方式、实现方式、性能特点、应用场景以及未来发展等多个方面。

发表于 08-22 11:00 •3341次阅读

微处理器的指令集架构介绍

和执行。指令集架构不仅影响微处理器的性能，还决定了其兼容性、可编程性和应用场景。以下是对微处理器指令集架构的详细探讨，内容将围绕其定义、主要类型、设计原则、应用场景及未来发展等方面展开。

发表于 08-22 10:53 •1248次阅读

AMD将推出Zen5架构CPU，效能比Zen4快40%

AMD的Zen 5 CPU架构采用了台积电的3纳米制程。虽然目前关于Zen 5 CPU的细节尚不清楚，但预计将提高性能效率，内建人工智能和机器学习优化，并重新管道化前端。据报道，单核心

发表于 08-08 14:25 •504次阅读

CISC（复杂指令集）与RISC（精简指令集）的区别　　

Instruction Set Computers，复杂指令集计算集)和RISC(Reduced Instruction Set Computers)是两大类主流的CPU指令集类型，其中CISC以Intel，

发表于 07-30 17:21

RISC-V基础整数指令集

。 ARM-32指令集12位的立即字段不仅仅是一个常量，而是一个函数的输入，此函数根据12位立即数的输入来产生一个常量：8位被零扩展到全宽度，然后被循环右移。右移的位数是12位立即数中剩余4位的值乘2

发表于 07-27 22:25

RISC-V开源指令集全面指南与解析

它应该是稳定的，基础的指令集架构不应该改变。更重要的是，它不能像以前的专有指令集架构一样被弃用，例如AMD Am29000、Digital Alpha、Digital VAX、Hewlett

发表于 03-13 09:41 •751次阅读

RISC-V开源<b class='flag-5'>指令集</b>全面指南与解析

什么是RISC-V？RISC-V指令集的优势

CPU 支持的所有指令和指令的字节级编码就是这个 CPU 的指令集架构(Instruction Set Architecture,ISA),指令集

发表于 03-05 10:31 •870次阅读

【RISC-V开放架构设计之道|阅读体验】汇编语言和扩展指令集

【RISC-V开放架构设计之道|阅读体验】汇编语言和扩展指令集 汇编语言将C语言翻译成可执行的机器语言的重要步骤包括编译过程，汇编过程，链接过程。函数调用约定过程分为六个阶段： 1）将参数存放

发表于 02-03 13:29

搜索历史

AMD Zen4将支持AVX-512等新的指令集

评论