0
  • 聊天消息
  • 系统消息
  • 评论与回复
登录后你可以
  • 下载海量资料
  • 学习在线课程
  • 观看技术视频
  • 写文章/发帖/加入社区
会员中心
创作中心

完善资料让更多小伙伴认识你,还能领取20积分哦,立即完善>

3天内不再提示

解析逻辑设计和物理设计流程

我快闭嘴 来源:芯爵ChipLord 作者:功烨 2021-03-08 14:39 次阅读

典型的ASIC设计流程可分为 逻辑设计 和 物理设计 两个部分。

逻辑设计 开始于高层次设计规范和芯片架构。芯片架构描述高层次功能、功耗和时序(设计运行的速度)需求。紧接着对设计进行寄存器传输层的描述,通常称为RTL(register transfer level),按照设计中信号的逻辑操作如何使数据在寄存器之间流动,RTL提供了电路功能行为的抽象描述。RTL通常用Verilog、System Verilog、VHDL等硬件描述语言(HDL)进行描述。编程设计功能以后,通过仿真进行验证。仿真是一个过程,在这个过程中各种激励加载到设计中,并捕获设计的响应。仿真的目的是验证输出结果与电路预期的功能是否相匹配。例如要验证两个输入和一个输出的加法器,测试向量把相加的两个数字作为仿真输入,输出应该为两个数字之和,验证通过,设计就做好了综合的准备。

综合(又称为逻辑综合 logic synthesis)是RTL描述传输到门级表示的步骤,门级表示是用HDL描述功能硬件的等价实现。

定义一个正沿触发的同步复位D触发器,有三个input,一个output,当时钟正沿的时候,如果rst信号为1,输出0,否则输出d端值。

综合工具可以把上述RTL描述映射到由上升沿触发的同步复位触发器上。如果此HDL描述能够使用行业标准综合工具映射到一个唯一并且明确的实现上,则可称为可综合的RTL。在综合步骤中,设计者还需要采集某些设计和时序特征,它们代表了芯片架构阐述的高层目标,如时钟频率、基本单元可用延迟、目标库等,以便综合工具能够优化设计从而满足需求。

完成综合之后,设计开始为DFT做准备,DFT,可测性设计指在芯片设计阶段即插入各种用于提高芯片可测性(包括可控制性和可观测性)的硬件逻辑,通过这部分逻辑,生成测试向量,达到测试大规模芯片的目的。

考虑下图的电路,第二个触发器是不可控的,但是通过增加多路选择器(mux),用户能够使用扫描时钟(scan clock)和扫描使能(scan enable)信号控制第二个触发器。这种将所有寄存器都连到一条链路上的形式称作为扫描链或扫描路径。和时钟控制类似,进入触发器的数据也可以通过scan enable信号进行控制。

在综合和扫描链插入以后,硬件等价表示需要针对原始RTL进行验证,以便保存设计目的。这称作等价性检验(equivalence checking)和形式验证(forml verification)技术。在这个阶段,设计还为STA或静态时序分析做好了准备。值得注意的是,等价性检验只验证实现的门级表示和原始描述的功能,而不验证是是否满足频率目标,验证频率目标是STA的职责。

STA是检查设计是否满足时序要求,它是静态的,不需要模拟。大多数STA引擎要求设计师指定时序约束来模拟在外围如何表征芯片,以及在设计内部做何种假定来满足芯片架构设定的时序需求。通过SDC的行业标准格式来做出规定,STA完成了逻辑设计步骤,充当逻辑设计和物理设计之间的桥梁。

物理设计开始于布局规划。经过初步的时序分析之后,设计的逻辑块以优化区域、长宽比、基本单元之间的通信等目标进行布局。目标是保证没有太多的内部交换,从而避免布线上的拥堵和困扰。这些因素直接影响功耗、面积、时序和性能。一旦达到了优化的布局规划,基本单元之间的连接就开始布线。

在综合阶段,许多假设都是关于时钟网络的,这是因为层次设计信息是不可用的,只有在完成布局规划后才可用。布局规划之后紧接着是时钟树综合,时钟树综合会尽量均匀分配时钟,从而减少设计中不同部分间的时钟偏斜。布局规划、布局、布线等步骤称为设计布局。在物理设计阶段,由于在初步实现阶段做出的假设逐渐固化,所以可能需要执行多次STA来完成一个更加精确的时序分析。

在这个阶段需要对IC布局进行验证,以确保满足以下条件:

1.遵守代工厂制造芯片的所有规则,称为DRC,设计规则检查;

2.布局匹配综合之后生成的网表,这称为LVS,布线图与原理图的比较,形式上电路布局对后综合网表进行验证。

一旦设计完成了DRC和LVS,sign off 静态时序分析就完成了。布局以后,不能保证设计满足时序要求,需要进行调整以满足时序和频率需求,sign off 静态时序分析完成后,生成设计的GDSII,GDSII是一个多边形的几何图形,它描述设计的实际布局,包括所有连线,fab厂根据相关的GDSII来生产芯片。

从逻辑综合到物理设计的全部流程称为RTL2GDSII流程,释放GDSII来生产芯片的过程称作Tapeout。
责任编辑:tzh

声明:本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人,不代表电子发烧友网立场。文章及其配图仅供工程师学习之用,如有内容侵权或者其他违规问题,请联系本站处理。 举报投诉
  • 芯片
    +关注

    关注

    455

    文章

    50732

    浏览量

    423199
  • 电路
    +关注

    关注

    172

    文章

    5905

    浏览量

    172152
  • asic
    +关注

    关注

    34

    文章

    1199

    浏览量

    120441
  • 通信
    +关注

    关注

    18

    文章

    6029

    浏览量

    135952
  • 触发器
    +关注

    关注

    14

    文章

    2000

    浏览量

    61134
收藏 人收藏

    评论

    相关推荐

    Verilog 与 ASIC 设计的关系 Verilog 代码优化技巧

    Circuit,专用集成电路)设计是一个复杂的过程,涉及到逻辑设计、综合、布局布线、物理验证等多个环节。在这个过程中,Verilog被用来描述数字电路的行为和结构,进而实现ASIC的设计。 具体来说
    的头像 发表于 12-17 09:52 97次阅读

    VLAN与物理网络的比较 VLAN在数据中心的作用

    在交换机上划分不同广播域的技术,它允许网络管理员将一个物理网络划分为多个逻辑上的网络,每个逻辑网络称为一个VLAN。 2. 功能 物理网络 :物理
    的头像 发表于 12-06 15:09 260次阅读

    编码器逻辑功能解析与实现

    在现代电子技术与自动化控制系统中,编码器作为一种关键性传感器,扮演着举足轻重的角色。它通过将机械位移或旋转转换成数字信号,为各种设备提供了精确的位置、速度和方向信息。本文将深入探讨编码器的逻辑功能,并解析其在实际应用中的实现方式。
    的头像 发表于 11-30 14:35 338次阅读

    德州仪器推出全新可编程逻辑产品系列

    德州仪器(TI)近日宣布推出其最新的可编程逻辑器件(PLD)系列,为工程师们带来了从概念到原型设计的全新解决方案。这一创新产品系列基于TI出色的逻辑产品系列,旨在简化各类应用的逻辑设计流程
    的头像 发表于 10-28 17:38 499次阅读

    ZCAN PRO解析的DBC Singal 起始位与XNET解析的起始位不同;解析的信号不符合大端逻辑

    上图中的DBC文件使用记事本打开,Data_Field信号,起始位为23,长度为48,大端方式存储;(按照这个方式存储,明显已经溢出) 上图为该信号在ZCANPRO软件中打开,解析的起始位为23
    发表于 10-18 13:53

    逻辑组件中的流程块节点通常出于什么用途

    逻辑组件中的流程块节点是流程图、状态图、序列图等图表中的基本元素,它们用于表示业务流程、工作流程、算法步骤、系统状态等。这些节点在软件开发、
    的头像 发表于 10-15 14:38 154次阅读

    逻辑内存和物理内存的区别

    逻辑内存和物理内存是计算机系统中两个重要的概念,它们在计算机的运行和数据处理中起着至关重要的作用。 1. 物理内存(Physical Memory) 物理内存,也称为RAM(Rando
    的头像 发表于 09-27 15:38 651次阅读

    PCBA加工全流程解析:电子制造的关键环节

    一站式PCBA智造厂家今天为大家讲讲PCBA加工流程的关键环节有那些?PCBA加工电子制造的关键环节全流程解析。在电子制造行业中,PCBA加工作为核心环节之一,承担着将电子元器件焊接到电路板上并组装
    的头像 发表于 09-18 09:51 603次阅读

    自动售货机MDB协议中文解析(七)MDB-RS232控制纸币器的详细流程解析

    自动售货机MDB协议中文解析(七)MDB-RS232控制纸币器的详细流程解析
    的头像 发表于 09-09 10:04 550次阅读

    自动售货机MDB协议中文解析(六)MDB-RS232控制硬币器的流程解析

    自动售货机MDB协议中文解析(六)MDB-RS232控制硬币器的流程解析
    的头像 发表于 08-19 15:53 620次阅读
    自动售货机MDB协议中文<b class='flag-5'>解析</b>(六)MDB-RS232控制硬币器的<b class='flag-5'>流程</b>和<b class='flag-5'>解析</b>

    专用集成电路设计流程包括 专用集成电路的特点包括

    设计:确定整体系统结构和模块划分。 功能设计:根据架构设计,对各个模块进行具体功能的设计。 逻辑设计:将功能设计转换为逻辑电路,进行逻辑电路的设计与优化。 电路设计:将逻辑电路转换为
    的头像 发表于 05-04 15:00 624次阅读

    基于VHDL的组合逻辑设计

    电子发烧友网站提供《基于VHDL的组合逻辑设计.ppt》资料免费下载
    发表于 03-11 09:23 2次下载

    数字电路与逻辑设计

    电子发烧友网站提供《数字电路与逻辑设计.ppt》资料免费下载
    发表于 03-11 09:21 9次下载

    通用阵列逻辑(GAL)电路结构设计分析

    通用阵列逻辑(GAL)是一种可编程逻辑器件,由Lattice公司在PAL(可编程阵列逻辑)的基础上设计出来。GAL采用可编程的输出逻辑宏单元OLMC(Output Logic Macr
    发表于 02-02 12:21 1967次阅读
    通用阵列<b class='flag-5'>逻辑</b>(GAL)电路结构设计分析

    基于TouchGFX的智能手表设计 —MVP 架构下的逻辑设计

    电子发烧友网站提供《基于TouchGFX的智能手表设计 —MVP 架构下的逻辑设计.pdf》资料免费下载
    发表于 01-05 11:21 1次下载