0
  • 聊天消息
  • 系统消息
  • 评论与回复
登录后你可以
  • 下载海量资料
  • 学习在线课程
  • 观看技术视频
  • 写文章/发帖/加入社区
会员中心
创作中心

完善资料让更多小伙伴认识你,还能领取20积分哦,立即完善>

3天内不再提示

赛灵思提供了一种软件定义、硬件加速平台的方法

YCqV_FPGA_EETre 来源:FPGA开发圈 作者:FPGA开发圈 2021-03-11 13:43 次阅读

当一项创新颠覆了市场时,它便会得到市场的认可

网卡( NIC )自 20 世纪 80 年代便已出现,到本世纪初,许多公司开始投身该领域进行创新。他们最初的重点是高性能计算( HPC )。尽管业务都在以太网上运行,但是,最强大的 HPC 集群是使用 Myrinet 或 Infiniband 创建的。这些网络的网卡被设计为可以绕过操作系统( OS )内核,直接与 HPC 应用通信,从而显著提升性能。为了实现这一点,这些网卡在网络边缘应用了广泛的计算资源,使其能够从主机 CPU 上卸载常见通信任务。

这些HPC 网卡为后来的以太网网卡奠定了基础,后者内置内核旁路,适用于全球所有股票市场的电子交易。随着时间推移,这些平台进一步演进为 SmartNIC (智能网卡)或数据处理单元( DPU )。伴随超大规模用户( Hyperscaler )和云服务提供商( CSP )的出现,赛灵思发现了阻碍 SmartNIC 普及的三大因素:

1.可编程

2.可组合性

3.可移植性

赛灵思提供了一种软件定义、硬件加速平台的方法,可以高效解决这三大问题。

可编程性.

过去十年里,人们做了各种尝试来为 SmartNIC 提供一个完全可编程的接口,但没有一种取得绝对成功。同时,该行业缺乏标准化语言和业经验证的软件开发及部署环境。几年前,赛灵思成为 P4 语言联盟的活跃成员,作为工业贡献者,开发了一种跨多类硬件管理网络数据包的语言。P4 语言迅速发展起来,如今大部分 SmartNIC 和 DPU 都将其用作默认编程语言。赛灵思全新 SN1000 SmartNIC 系列中所有独特的逻辑块都是用 P4 编写的。

可组合性

(滑动查看完整内容)

超大规模用户和 CSP 的第二个要求是可组合性。这是一种将新功能块动态插入到收发包处理流水线中的功能。这两条直接管理网络数据包的流水线构成了 SmartNIC 的数据平面。网卡上的第二个平面称为控制平面,作用是管理数据平面内的可编程块。如上所示,赛灵思充分利用了我们在可编程逻辑方面的领先优势,设计出一款完全可组合的网卡架构。

构成数据平面的收发流水线都有数个可编程入口点,客户可以在这些入口点上使用我们的 Vitis 软件开发平台连接其使用 P4、C/C++、HDL 或 HLS 编写的代码块。然后,Vitis 会将此代码编译成逻辑,帮助工程师在适当的数据包处理流水线中插入他们认为合适的模块。这可以让数据包以极快的速度通过数据平面,从而使赛灵思能够支持线速包处理。

其他未在其数据平面中使用可编程逻辑的供应商,必须在其 DPU 上部署大量典型的 CPU 核(通常为 Arm)来处理这些网络数据包。随着数据包速率攀升至每秒数亿个数据包,这种方法(使用 DPU 上的 CPU 核来处理数据平面上的数据包)将受到影响。我们的软件定义、硬件加速的方法将令赛灵思的 SN1000 系列明显优于竞争对手。

大型数据中心客户(如超大规模用户和 CSP)通常会要求供应商展示其产品路线图。该路线图将向客户展示供应商对其架构的承诺,以及在未来几代中推进该架构的计划。通常需要每一代都是新款芯片,在先前芯片的基础上有所改进。

可移植性

多年前,Solarflare 开始开发一种用 P4 编写的完全可移植的 SoftNIC 架构,本次成果最终被赛灵思收购。SoftNIC 是一种将所有核心 NIC 功能全部表示为代码的网卡,使得 NIC 可以在 FPGA硬件平台之间轻松移植。SoftNIC 利用直接存储器访问( DMA )引擎等标准硬件块与主机 CPU 进行通信,利用可以具有特定的芯片几何结构且通常使用了加密块的介质访问控制( MAC )块进行以太网通信。最终结果是,SoftNIC 的漏洞和新增功能无需创建新的芯片,客户只需安装软件更新即可。

构成 SN1000 可移植网卡架构的各种重要组件是 DMA 引擎、加密、MAC 块、虚拟化网卡 ( VNIC )和匹配操作引擎( MAE )的接口。VNIC 不仅是传统 OS 设备驱动程序查看网卡的方式,还可以处理校验和卸载及数据包控制。收发流水线中的 MAE 是处理虚拟网络请求的地方。在这里,Open vSwitch ( OvS )函数可用于管理主机上运行的虚拟机和容器的流量。MAE 可以显著减轻主机 CPU 处理 OS 或程序管理器网络调用的负担,有时会为 CSP 工作负载返回多达 30% 的主机 CPU 周期。MAE 的设计旨在轻松与 tc-flower 和 DPDK 通用流 API (rte_flow)进行连接,以便处理这些函数。插件入口点、VNIC、MAE 和 NET 引擎均是用软件编写并编译到逻辑门中。这就是赛灵思所谓的软件定义和硬件加速。

随着 SN1000 SmartNIC 的发布,赛灵思将提供几个可选的插件模块,在接下来的几个月还将提供更多模块。借助 SN1000,赛灵思展示了首个完全可组合且可移植的 SmartNIC,这是我们身处业届竞争最激烈的领域之一而带来的一项重大创新。

责任编辑:lq

声明:本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人,不代表电子发烧友网立场。文章及其配图仅供工程师学习之用,如有内容侵权或者其他违规问题,请联系本站处理。 举报投诉
  • cpu
    cpu
    +关注

    关注

    68

    文章

    10851

    浏览量

    211530
  • 数据中心
    +关注

    关注

    16

    文章

    4758

    浏览量

    72025
  • 编程语言
    +关注

    关注

    10

    文章

    1942

    浏览量

    34701

原文标题:解决三大痛点,加速SmartNIC普及

文章出处:【微信号:FPGA-EETrend,微信公众号:FPGA开发圈】欢迎添加关注!文章转载请注明出处。

收藏 人收藏

    评论

    相关推荐

    一种简单高效配置FPGA的方法

    本文描述一种简单高效配置FPGA的方法,该方法利用微处理器从串行外围接口(SPI)闪存配置FPGA设备。这种方法减少了
    的头像 发表于 10-24 14:57 538次阅读
    <b class='flag-5'>一种</b>简单高效配置FPGA的<b class='flag-5'>方法</b>

    TDA4VM上的硬件加速运动恢复结构算法

    电子发烧友网站提供《TDA4VM上的硬件加速运动恢复结构算法.pdf》资料免费下载
    发表于 09-24 11:39 0次下载
    TDA4VM上的<b class='flag-5'>硬件加速</b>运动恢复结构算法

    AM62A SoC通过硬件加速视觉处理改进条形码读取器

    电子发烧友网站提供《AM62A SoC通过硬件加速视觉处理改进条形码读取器.pdf》资料免费下载
    发表于 09-04 09:52 0次下载
    AM62A SoC通过<b class='flag-5'>硬件加速</b>视觉处理改进条形码读取器

    适用于数据中心应用中的硬件加速器的直流/直流转换器解决方案

    电子发烧友网站提供《适用于数据中心应用中的硬件加速器的直流/直流转换器解决方案.pdf》资料免费下载
    发表于 08-26 09:38 0次下载
    适用于数据中心应用中的<b class='flag-5'>硬件加速</b>器的直流/直流转换器解决方案

    尔芯题正式发布,邀你共战EDA精英挑战

    全新的挑战。今年的题,我们更加聚焦于数字集成电路设计的核心领域,直击当前超大规模设计下硬件仿真的技术难点:设计并优化一种高效的超图分割算法。该技术可以加速设计验
    的头像 发表于 08-03 08:24 646次阅读
    <b class='flag-5'>思</b>尔芯<b class='flag-5'>赛</b>题正式发布,邀你共战EDA精英挑战<b class='flag-5'>赛</b>!

    rup是一种什么模型

    部分)开发的,它基于统建模语言(UML)和面向对象的软件开发方法。RUP提供一种结构化的
    的头像 发表于 07-09 10:13 1236次阅读

    PSoC 6 MCUBoot和mbedTLS是否支持加密硬件加速

    。 使用 MCUBoot 验证两个应用程序时,运行时间大约需要五秒钟。 在 README.md 的 \"安全 \"栏中写道 与软件实现相比,硬件加速加密技术将启动时间缩短了四倍多
    发表于 05-29 08:17

    新思科技硬件加速解决方案技术日在成都和西安站成功举办

    近日,【新思科技技术日】硬件加速验证解决方案专场成都站和西安站顺利举行,来自国内领先的系统级公司、芯片设计公司以及高校的250多名开发者们积极参与。
    的头像 发表于 04-19 17:35 445次阅读

    Elektrobit利用其首创的硬件加速软件优化汽车通信网络的性能

    Elektrobit今日宣布推出 EB zoneo GatewayCore——首款支持、配置和集成现代微控制器新硬件加速器的软件产品,可应用于先进的汽车电子/电气架构(基于被广泛采用
    的头像 发表于 04-17 09:51 354次阅读

    用DE1-SOC进行硬件加速的2D N-Body重力模拟器设计

    该项目的目标是创建个用DE1-SOC进行硬件加速的2D N-Body重力模拟器。
    的头像 发表于 04-09 11:08 541次阅读
    用DE1-SOC进行<b class='flag-5'>硬件加速</b>的2D N-Body重力模拟器设计

    为何高端FPGA都非常重视软件

    )应用程序提供的编程模型。除了核心开发工具外,Vitis还提供套丰富的
    发表于 03-23 16:48

    330-基于FMC接口的Kintex-7 XC7K325T PCIeX4 3U PXIe接口卡 图形图像硬件加速

    标签: Net FPGA , XC7K325T板卡 , XC7K325T处理板 , 软件无线电处理平台 , 图形图像硬件加速
    的头像 发表于 03-04 14:14 614次阅读
    330-基于FMC接口的Kintex-7 XC7K325T PCIeX4 3U PXIe接口卡 图形图像<b class='flag-5'>硬件加速</b>器

    【国产FPGA+OMAPL138开发板体验】(原创)7.硬件加速Sora文生视频源代码

    完成,准备输出视频帧 // 调用硬件加速模块进行文本到视频帧的转换 // 将文本缓冲区的内容“传递”给硬件加速器 // TextToVideoHardwareAccelerator 是硬件
    发表于 02-22 09:49

    音视频解码器硬件加速:实现更流畅的播放效果

    随着多媒体内容的日益丰富和高清化,传统的软件解码已经难以满足人们对流畅播放体验的需求。因此,音视频解码器硬件加速技术的出现,为提升播放效果带来了革命性的改变。 硬件加速的原理 硬件加速
    的头像 发表于 02-21 14:40 949次阅读
    音视频解码器<b class='flag-5'>硬件加速</b>:实现更流畅的播放效果

    KubeCASH:基于软硬件融合的容器管理平台

    、CSI、CDI等接口都奉行个重要的原则:“不做事,就不会犯错”。K8S可以理解成嵌于整个软硬件堆栈的个薄层,仅仅提供硬件到容器环境的
    的头像 发表于 01-08 10:16 1276次阅读
    KubeCASH:基于软<b class='flag-5'>硬件</b>融合的容器管理<b class='flag-5'>平台</b>