0
  • 聊天消息
  • 系统消息
  • 评论与回复
登录后你可以
  • 下载海量资料
  • 学习在线课程
  • 观看技术视频
  • 写文章/发帖/加入社区
会员中心
创作中心

完善资料让更多小伙伴认识你,还能领取20积分哦,立即完善>

3天内不再提示

VCS独立仿真Vivado IP核的一些方法总结

FPGA之家 来源:Bug记录 作者:Bug记录 2021-03-22 10:31 次阅读

前年,发表了一篇文章《VCS独立仿真Vivado IP核的一些方法总结》(链接在参考资料1),里面简单讲述了使用VCS仿真Vivado IP核时遇到的一些问题及解决方案,发表之后经过一年多操作上也有些许改进,所以写这篇文章补充下。

在仿真Vivado IP核时分两种情况,分为未使用SECURE IP核和使用了SECURE IP核。

对于没有使用SECURE IP核的IP核仿真,只需要在VCS的命令行加上‘-y’选项,并给出库文件路径。这些库文件在$VIVADO_INSTALLER_PATHdataverilogsrc,其中$VIVADO_INSTALLER_PATH是VIVADO的安装路径,进入对应的版本号,比如2019.2,进入后找到data文件夹依次往下寻找。找到后可以把这些库文件复制到虚拟机,每个文件夹的库文件包含的内容不同,然后如下图:

即可加入对应的库文件夹。IP核仿真结束。

对于使用了SECURE IP核仿真的情况,除了要包含上面的这些库文件外,还要把SECURE IP加入到VCS;

首先,找到SECURE IP文件夹,在$VIVADO_INSTALLER_PATHdatasecureip,将里面的文件复制到虚拟机。每个文件夹包含的功能不同。

之前的文章讲接下来的操作如下:

操作上还是太复杂,这里简化操作如下。首先,VCS在仿真SECURE IP里面的VP文件时,需要加上一句“+verilog2001ext+.vp”,这句话的意思是将VP文件以verilog2001标准执行。出处在:

这是一份日语版本的UG900(参考资料2),但是在最新的UG900 英文版里(参考资料3),并没有这相关的内容;我的猜测是Xilinx不推荐独立仿真的方式,更加主推Vivado和VCS联合仿真,或者使用“export_simulation”等TCL语句将仿真库编译好直接使用的方式。

此外,也不需要我们修改SECURE IP文件夹的vcs_secureip_cell.list.f里面的路径,在makefile文件里使用如下方法:

使用export命令定义XILINX_VIVADO的路径,这样vcs_secureip_cell.list.f会根据这个路径去查找对应的文件。

注意,SECURE IP是加密之后的IP,而VIVADO在2016版本后更换了加密密钥,所以VCS2017之前的版本只能使用VIVADO2017之前的SECURE IP。

此外,还有网友提出问题,VIVADO项目(source)IP核文件夹里,哪些东西是对仿真有用的?

首先,IP核文件夹里的$IP_NAME_stub.v,$IP_NAME是生成IP的名字,这个文件是没有用的,它只有对IP的端口定义;其次,进行功能仿真时,可以选择$IP_NAME_sim_netlist.v,这个文件注释专门写着是为功能仿真准备的,推荐使用这类文件;最后,也可以使用$IP_NAME.v,这个文件大多数情况也可以用来仿真。

注意,如果存在$IP_NAME_sim_netlist.v和$IP_NAME.v时,只能选择一个文件加入仿真,否则会出现redefine的报错。因为IP核文件夹里面可能存在多个verilog文件,推荐删去$IP_NAME_stub.v,保留$IP_NAME_sim_netlist.v和$IP_NAME.v中的一个,然后在VCS命令里将文件夹的verilog都包含进来。

可能有人就会问,既然项目里的IP文件夹包含了verilog文件,为什么还要加入那些库;这些库大部分是作为基础库存在,供各类IP核调用,是它们的相同部分,而项目里的IP文件夹是它们之间不同的部分。

对于IP核文件只有VHDL的情况请看参考资料4。

原文标题:VCS独立仿真Vivado IP核的问题补充

文章出处:【微信公众号:FPGA之家】欢迎添加关注!文章转载请注明出处。

责任编辑:haq

声明:本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人,不代表电子发烧友网立场。文章及其配图仅供工程师学习之用,如有内容侵权或者其他违规问题,请联系本站处理。 举报投诉
  • IP
    IP
    +关注

    关注

    5

    文章

    1716

    浏览量

    149894
  • VCS
    VCS
    +关注

    关注

    0

    文章

    80

    浏览量

    9634

原文标题:VCS独立仿真Vivado IP核的问题补充

文章出处:【微信号:zhuyandz,微信公众号:FPGA之家】欢迎添加关注!文章转载请注明出处。

收藏 人收藏

    评论

    相关推荐

    Vivado Design Suite用户指南:逻辑仿真

    电子发烧友网站提供《Vivado Design Suite用户指南:逻辑仿真.pdf》资料免费下载
    发表于 01-15 15:25 0次下载
    <b class='flag-5'>Vivado</b> Design Suite用户指南:逻辑<b class='flag-5'>仿真</b>

    分享一些常见的电路

    理解模电和数电的电路原理对于初学者来说可能比较困难,但通过一些生动的教学方法和资源,可以有效地提高学习兴趣和理解能力。 下面整理了一些常见的电路,以动态图形的方式展示。 整流电路 单相桥式整流
    的头像 发表于 11-13 09:28 410次阅读
    分享<b class='flag-5'>一些</b>常见的电路

    vivado导入旧版本的项目,IP核心被锁。

    vivado导入其他版本的项目的时候,IP被锁,无法解开,请问该如何解决。 使用软件:vivado 2019.2 导入项目使用版本:vivado
    发表于 11-08 21:29

    Vivado中FFT IP的使用教程

    本文介绍了Vidado中FFT IP的使用,具体内容为:调用IP>>配置界面介绍>>IP
    的头像 发表于 11-06 09:51 1448次阅读
    <b class='flag-5'>Vivado</b>中FFT <b class='flag-5'>IP</b><b class='flag-5'>核</b>的使用教程

    芯驿电子 ALINX 推出全新 IP 产品线,覆盖 TCP/UDP/NVMe AXI IP

    在创新加速的浪潮中,为更好地响应客户群需求, 芯驿电子 ALINX 推出全新 IP 产品线 ,致力于为高性能数据传输和复杂计算需求提供 高带宽、低延迟 的解决方案。发布的第IP
    的头像 发表于 10-30 17:39 377次阅读
     芯驿电子 ALINX 推出全新 <b class='flag-5'>IP</b> <b class='flag-5'>核</b>产品线,覆盖 TCP/UDP/NVMe AXI <b class='flag-5'>IP</b> <b class='flag-5'>核</b>

    如何申请xilinx IP的license

    在使用FPGA的时候,有些IP是需要申请后才能使用的,本文介绍如何申请xilinx IP的license。
    的头像 发表于 10-25 16:48 469次阅读
    如何申请xilinx <b class='flag-5'>IP</b><b class='flag-5'>核</b>的license

    Vivado使用小技巧

    有时我们对时序约束进行了一些调整,希望能够快速看到对应的时序报告,而又不希望重新布局布线。这时,我们可以打开布线后的dcp,直接在Vivado Tcl Console里输入更新后的时序约束。如果调整
    的头像 发表于 10-24 15:08 424次阅读
    <b class='flag-5'>Vivado</b>使用小技巧

    Vivado 2024.1版本的新特性(2)

    从综合角度看,Vivado 2024.1对SystemVerilog和VHDL-2019的一些特性开始支持。先看SystemVerilog。
    的头像 发表于 09-18 10:34 1062次阅读
    <b class='flag-5'>Vivado</b> 2024.1版本的新特性(2)

    国外服务器独立ip的好处

    国外服务器提供独立IP服务,这为网站运营者、企业用户以及个体户提供了诸多便利。独立IP个独
    的头像 发表于 08-29 11:26 318次阅读

    FPGA的IP使用技巧

    仿真,需要经过综合以及布局布线才能使用。 IP的优点在于其灵活性高、可移植性强,允许用户自配置。然而,其缺点在于对模块的预测性较低,在后续设计中存在发生错误的可能性,有定的设计风
    发表于 05-27 16:13

    原生独立ip的原理是什么?

    的原理是什么? 以下是原生独立IP一些关键原理: 1、单独性:每个原生独立IP都是单独的,确保了在互联网上设备能够被准确识别和通信。 2、
    的头像 发表于 05-07 17:24 453次阅读

    关于FPGA IP

    对于深入学习使用FPGA的小伙伴们,特别是一些复杂的、大规模的设计应用,适宜的IP核对开发能起到事半功倍的作用。IP的概念与我们sdk里库的概念相似。
    发表于 04-29 21:01

    FPGA开发如何降低成本,比如利用免费的IP内核

    FPGA开发过程中,利用免费的IP内核可以显著提高开发效率,减少设计成本。以下是一些关于如何利用免费IP内核进行FPGA开发的建议: 选择适合的IP内核:首先,需要明确项目的需求和目标
    发表于 04-28 09:41

    如何利用Tcl脚本在Manage IP方式下实现对IP的高效管理

    Vivado下,有两种方式管理IP种是创建FPGA工程之后,在当前工程中选中IP Catalog,生成所需IP,这时相应的
    的头像 发表于 04-22 12:22 895次阅读
    如何利用Tcl脚本在Manage <b class='flag-5'>IP</b>方式下实现对<b class='flag-5'>IP</b>的高效管理

    Vivado 使用Simulink设计FIR滤波器

    领域都有着广泛的应用。 Vivado自带的FIR滤波器IP已经很好用,这里借FIR滤波器的设计,介绍Simulink图形设计编程方法。Simulink可以使设计更直观,使硬件资源得到
    发表于 04-17 17:29