0
  • 聊天消息
  • 系统消息
  • 评论与回复
登录后你可以
  • 下载海量资料
  • 学习在线课程
  • 观看技术视频
  • 写文章/发帖/加入社区
会员中心
创作中心

完善资料让更多小伙伴认识你,还能领取20积分哦,立即完善>

3天内不再提示

重振芯片制造,为什么欧、日都青睐2纳米?

电子工程师 来源:中国电子报 作者: 陈炳欣 2021-04-02 17:29 次阅读

受贸易摩擦等多重因素的影响,全球的半导体大国均有意强化本国芯片制造能力。欧盟委员会在一项名为《2030数字指南针》计划中,提出生产能力冲刺2nm的目标。日本政府也于近日表示将出资420亿日元,联合日本三大半导体厂商——佳能、东京电子以及Screen Semiconductor Solutions共同开发2nm工艺。

事实上,在台积电、三星这些半导体制造龙头的技术路线图中,2nm同样是需要集结重军突破的关键节点。那么,为何欧洲、日本均将重振芯片制造的突破点放在2nm上?其有何特殊之处吗?

2纳米是新的 “大”节点?

晶圆制造作为半导体产业链的重要环节,发挥着基础核心作用。特别是随着5G、高性能计算、人工智能的发展,市场对先进工艺的要求越来越高。

在台积电2020年财报中,第四季度采用最先进5nm工艺平台加工晶圆的销售额占总晶圆收入的20%,7nm和12nm/16nm的销售额分别占29%和13%。也就是说领先的5nm和7nm节点占台积电收入的49%,而高级节点(5nm、7nm、12nm/16nm)占该公司总收入的62%。

3nm是台积电和三星两大半导体制造巨头当前的发展重点。两家公司的量产计划均落在2022年。工艺尚在试产阶段,苹果公司已经为旗下M系列和A系列处理器预订采用这种技术的订单。先进工艺制造在半导体产业中的重要性,由此可见一斑。

2nm作为3nm之后的下一个先进工艺节点,也早早进入人们的视野。2019年,台积电便宣布启动2nm工艺的研发,使其成为第一家宣布开始研发2nm工艺的公司。

同时,台积电将在位于中国台湾新竹的南方科技园建立2nm工厂,预计2nm工艺将于2024年进入批量生产。

按照台积电的说法,2nm工艺研发需时4年,最快也得要到2024年才能进入投产。这段时间里5nm工艺乃至3nm工艺均会成为过渡产品,以供客户生产芯片的需要。

半导体一向有“大小”节点之分。

以28nm为例,与40nm工艺相比,28nm栅密度更高、晶体管的速度提升了约50%,每次开关时的能耗则减小了50%。在成本几乎相同的情况下,使用28nm工艺可以给产品带来更加良好的性能优势。

2011年第四季度,台积电首先实现了28nm全世代工艺的量产。截止2014年年底,台积电是全球28nm市场中的最大企业,它在2014年的销售收入主要来源于28nm,占总营收的34%,占全球28nm代工市场份额的80%,产能达到130000片/月,占整个28nm代工市场产能的62%。

业界认为,14nm、7nm或5nm也是大节点。

莫大康指出,由于2nm目前尚处于研发阶段,其工艺指标尚不清楚。不能轻易判断是否为一个“大”节点。然而根据台积电的工艺细节详情,3nm晶体管密度已达到了2.5亿个/mm2,与5nm相比,功耗下降25%~30%,功能提升了10%~15%。

2纳米作为下一代节点,性能势必有更进一步的提升,功耗也将进一步下降。市场的需求是可以预期的。这或许正是日本与欧洲在高调进军半导体先进制造之际,力求在2nm上取得突破的原因之一。

全面进入GAA时代?

2纳米在技术上革新同样非常关键。根据国际器件和系统路线图(IRDS)的规划,在2021~2022年以后,鳍式场效应晶体管(FinFET)结构将逐步被环绕式闸极(GAA)结构所取代。

所谓GAA结构,是通过更大的闸极接触面积提升对电晶体导电通道的控制能力,从而降低操作电压、减少漏电流,有效降低芯片运算功耗与操作温度。

目前,台积电、三星在5nm/7nm工艺段都采用FinFET结构,而在下一世代的晶体管结构的选择上,台积电、三星却出现分歧。

台积电总裁魏哲家在法说会上表示,3nm的架构将会沿用FinFET结构。台积电首席科学家黄汉森强调,之所以做此选择是从客户的角度出发。采用成熟的FinFET结构产品性能显然更加稳定。

三星则选择采用GAA结构。在今年的IEEE国际固态电路大会(ISSCC)上,三星首次公布了3nm制造技术的一些细节——3nm工艺中将使用类似全栅场效应晶体管(GAAFET)结构。

不过有消息爆出,台积电的2nm工艺将采用GAA架构。也就是说,2nm或将是FinFET结构全面过渡到GAA结构的技术节点。在经历了Planar FET、FinFET后,晶体管结构将整体过渡到GAAFET、MBCFET结构上。

此外,一些新材料在制造过程中也将被引入。

新思科技研究人员兼电晶体专家Moroz表示,到了未来的技术节点,间距微缩将减缓至每世代约0.8倍左右。工程师们开始探索其他许多技术,以降低金属导线上的电阻率,从而为加速取得优势开启大门。其方式包括新的结构,例如跨越多个金属层的梯度和超导孔(super-vias),以及使用钴(Co)和钌(Ru)等新材料。

无论是结构上的创新还是新材料的引入,2nm是一个非常关键的节点。原有的很多技术难以满足要求,产业界需要从器件的架构、工艺变异、热效应、设备与材料等方面综合解决。

欧洲、日本均将重振芯片制造的突破重点放在2nm上,目的显然是希望在技术革新的关键节点导入,实现“换道超车”,同时以此为契机向1纳米甚至?(埃米) 领域推进。

面临技术与成本双重挑战

不过2nm的开发并不容易,随着摩尔定律走向物理极限,芯片的制造面临着技术与成本的双重瓶颈。

根据莫大康的介绍,目前的EUV光刻机精度仍不足以满足2nm的需求。光刻技术的精度直接决定工艺的精度,对于2nm的先进工艺,高数值孔径的EUV技术还亟待开发,光源、掩模工具的优化以及EUV的良率和精度都是实现更先进工艺技术突破的重要因素。

日前,比利时微电子研究中心(IMEC)首席执行官兼总裁Luc Van den hove表示,该中心正在与ASML公司合作,开发更加先进的光刻机,并已取得进展。

近年来,IMEC一直在与ASML研究新的EUV光刻机,目标是将工艺规模缩小到2nm及以下。目前ASML已经完成了NXE:5000系列的高NA EUV曝光系统的基本设计,至于设备的商业化,要等到至少2022年,而台积电和三星拿到设备还要在2023年。

来自制造成本的挑战更加严峻。有数据显示,7nm工艺仅研发费用就需要至少3亿美元,5nm工艺平均要5.42亿美元,3nm、2nm的工艺起步价大约在10亿美元左右。台积电3nm工艺的总投资高达500亿美元。目前在建厂方面至少已经花费200亿美元,可见投入之庞大。

“尽管欧洲与日本都表达了想要在下一个技术世代来临之际,以2纳米为切入点,发展先进工艺的计划。但如果一旦投入,将面临用户从哪里来,如何平衡生产成本等问题。” 莫大康指出。

编辑:jq

声明:本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人,不代表电子发烧友网立场。文章及其配图仅供工程师学习之用,如有内容侵权或者其他违规问题,请联系本站处理。 举报投诉
  • 芯片
    +关注

    关注

    456

    文章

    50908

    浏览量

    424493
  • 纳米
    +关注

    关注

    2

    文章

    697

    浏览量

    37029
  • 晶圆制造
    +关注

    关注

    7

    文章

    278

    浏览量

    24106
收藏 人收藏

    评论

    相关推荐

    纳米压印光刻技术应用在即,能否掀起芯片制造革命?

    电子发烧友网报道(文/李宁远)提及芯片制造,首先想到的自然是光刻机和光刻技术。而众所周知,EUV光刻机产能有限而且成本高昂,业界一直都在探索不完全依赖于EUV光刻机来生产高端芯片的技术和工艺。
    的头像 发表于 03-09 00:15 4210次阅读
    <b class='flag-5'>纳米</b>压印光刻技术应用在即,能否掀起<b class='flag-5'>芯片</b><b class='flag-5'>制造</b>革命?

    【「大话芯片制造」阅读体验】+ 芯片制造过程和生产工艺

    今天阅读了最感兴趣的部分——芯片制造过程章节,可以用下图概括: 芯片制造工序可分为前道工序和后道工序。前道工序占整个芯片
    发表于 12-30 18:15

    《大话芯片制造》阅读体会分享_1

    ,加大本国芯片行业的发展力度,在国内甚至全球范围内获得巨大的竞争力。 本书的内容页可以看出,由外至内,逐级逐层次的进行芯片制造的讲解,如何进行芯片生成,
    发表于 12-25 20:59

    大话芯片制造之读后感超纯水制造

    大家能看到这篇读后感,说明赠书公益活动我被选中参加,我也算幸运儿,再次感谢赠书主办方! 关于芯片制造过程中,超纯水设备制造工艺流程中导电率控制。在正常思维方式,水是导电的,原因导电是水含杂质,多数人
    发表于 12-20 22:03

    7纳米工艺面临的各种挑战与解决方案

    来说,纳米通常指的是晶体管的最小尺寸,或者是构成芯片中各个功能单元的最小结构尺寸。因此,7纳米工艺指的是在芯片制造出其最小结构为7
    的头像 发表于 12-17 11:32 402次阅读

    利用全息技术在硅晶圆内部制造纳米结构的新方法

    本文介绍了一种利用全息技术在硅晶圆内部制造纳米结构的新方法。 研究人员提出了一种在硅晶圆内部制造纳米结构的新方法。传统上,晶圆上的微结构加工,仅限于通过光刻技术在晶圆表面加工
    的头像 发表于 11-18 11:45 316次阅读

    名单公布!【书籍评测活动NO.50】亲历芯片产线,轻松图解芯片制造,揭秘芯片工厂的秘密

    供应商改进设备及材料后,重新提供新一代的生产工艺。双方共同解决问题,促使工艺水平螺旋式上升,开启制造的良性循环。一代又一代工程师艰辛努力,挑战一个接一个的人类极限,促使芯片制造级别从数百纳米
    发表于 11-04 15:38

    新思科技发布1.6纳米背面布线技术,助力万亿晶体管芯片发展

    近日,新思科技(Synopsys)宣布了一项重大的技术突破,成功推出了1.6纳米背面电源布线项目。这一技术将成为未来万亿晶体管芯片制造过程中的关键所在。
    的头像 发表于 09-30 16:11 386次阅读

    日本拟为Rapidus提供贷款担保,助力2纳米芯片制造

    据悉,Rapidus计划于2027年前在北海道岛北部建立尖端的2纳米芯片生产基地,总投资额高达5万亿日元(约合318亿美元)。
    的头像 发表于 05-31 09:40 405次阅读

    为什么45纳米至130纳米的工艺节点如此重要呢?

    如今,一颗芯片可以集成数十亿个晶体管,晶体管排列越紧密,所需的工艺节点就越小,某些制造工艺已经达到 5 纳米甚至更小的节点。
    的头像 发表于 04-11 15:02 671次阅读
    为什么45<b class='flag-5'>纳米</b>至130<b class='flag-5'>纳米</b>的工艺节点如此重要呢?

    2纳米芯片的背面供电技术分析

    在英特尔简化的工艺流程中(见图 5),该工艺首先制造出鳍式场效应晶体管(finFET)或全栅极晶体管,然后蚀刻纳米硅片并填充钨或其他低电阻金属。
    的头像 发表于 02-28 11:45 761次阅读
    <b class='flag-5'>2</b><b class='flag-5'>纳米</b><b class='flag-5'>芯片</b>的背面供电技术分析

    Tenstorrent将为日本LSTC新型边缘2纳米AI加速器开发芯片

    加拿大AI芯片领域的初创公司Tenstorrent与日本尖端半导体技术中心(LSTC)达成了一项多层次合作协议。根据协议内容,LSTC将采用Tenstorrent的世界级RISC-V架构和芯片IP来开发其新型边缘2
    的头像 发表于 02-28 10:49 704次阅读

    政府支持研发团队与美初创企业合作设计首款AI芯片

    近日,日本官方斥资近670亿美元投资半导体研发及制造领域,旨在重振本国半导体产业主导地位。Tenstorrent此次合作协议有望推动上述计划,目标是在日本政府扶持的初创公司Rapidus量产与其协同设计的AI芯片
    的头像 发表于 02-27 16:36 786次阅读

    日本政府补贴速度领先全球 押注670亿美元,日本想再次成为芯片强国

    在白雪皑皑的北海道北部岛屿深处,日本正在投入数十亿美元进行一项长期赌注,以重振芯片制造能力。
    的头像 发表于 02-25 17:06 891次阅读
    日本政府补贴速度领先全球 押注670亿美元,日本想再次成为<b class='flag-5'>芯片</b>强国

    佳能推出5nm芯片制造设备,纳米压印技术重塑半导体竞争格局 

    佳能近日表示,计划年内或明年上市使用纳米压印技术的光刻设备FPA-1200NZ2C。对比已商业化的EUV光刻技术,虽然纳米压印的制造速度较传统方式缓慢,但由于制程简化,耗电仅为EUV的
    的头像 发表于 01-31 16:51 1277次阅读