0
  • 聊天消息
  • 系统消息
  • 评论与回复
登录后你可以
  • 下载海量资料
  • 学习在线课程
  • 观看技术视频
  • 写文章/发帖/加入社区
会员中心
创作中心

完善资料让更多小伙伴认识你,还能领取20积分哦,立即完善>

3天内不再提示

怎样实现高效的芯片与封装的联合仿真?

Xpeedic 来源:Xpeedic芯禾科技 作者:Xpeedic芯禾科技 2021-04-17 10:12 次阅读

随着5G技术的发展,射频前端(RFFE)设计变得越来越复杂,而系统级封装(SiP)技术因其可集成多颗裸芯片与无源器件的特点,开始被广泛用于射频前端的设计中。 芯片设计与封装设计传统上是由各自工程团队独立完成,这样做的缺陷是增加了迭代时间和沟通成本。如果能够实现芯片和封装协同设计,不仅可大幅减少迭代次数,提高设计成功率,而且使能芯片工程师在设计流程中随时评估封装性能。 目前在市场上,要实现快速的芯片和封装协同仿真的方法并不多。芯和半导体独创的这套联合仿真流程中,三维建模简单易用,并配有专门针对联合仿真的优化求解器,能够提供更高的仿真加速和仿真效率。

三维建模和仿真流程

1.导入芯片和封装版图文件

在Metis工具中,可直接导入Cadence的设计文件(.mcm/.sip/.brd)、ODB++文件、以及DXF和GDS文件。本案例中芯片和封装版图均为GDS格式,同时还需要layermap文件和仿真工艺信息lyr文件。依次导入芯片和封装版图后,在Metis 3D视图中自动生成了它们的三维结构(图2),此时它们的相对位置是任意,需要通过Bump将它们连接在一起。

aef8f5dc-9ef9-11eb-8b86-12bb97331649.png

图1 导入版图界面

af22a576-9ef9-11eb-8b86-12bb97331649.png

图2导入芯片和封装文件

2.模型堆叠

在左侧的项目管理栏,选择Assemblies,进入堆叠设置界面。在上侧Model栏,我们将芯片设置为Upper Model,将封装设置为Lower Model(图3)。

af482972-9ef9-11eb-8b86-12bb97331649.png

图3 切割后的模型 左:Serdes; 右:DDR

接着我们使用拖拽功能,将Upper Model拖拽至正确的封装焊点位置(图4)。

af84a4ba-9ef9-11eb-8b86-12bb97331649.png

图4 移动upper Model至正确位置(右图)

最后创建合适的Bump模型,通过在芯片pad上点击增加Bump模型,将芯片和封装结构连接在一起(图5)。

afb585b2-9ef9-11eb-8b86-12bb97331649.png

图5 Bump建模及添加

3.端口添加

模型堆叠完毕后,用户可以直接在3D视图中添加集总端口,其中信号类型,金属层次,端口阻抗可任意配置。在本案例中,我们选择封装焊盘的一边作为信号端口。

afe64c2e-9ef9-11eb-8b86-12bb97331649.png

图6 叠层及端口管理

b0077c8c-9ef9-11eb-8b86-12bb97331649.png

图7 生成的最终仿真模型

4.仿真环境设置

Metis的网格划分、金属和过孔模型可以根据不同的结构进行分开设置,从而达到仿真精度与效率的双重提升。本案例中芯片的金属设置为Thick,过孔为Lumped,网格大小为50um,而封装的金属设置为3D,过孔为3D,网格大小为200um。最后点击Run Solver进行联合仿真。

b0115c0c-9ef9-11eb-8b86-12bb97331649.png

图8 芯片的仿真设置

5.仿真结果比对

我们分别仿真了不带封装和带封装两种应用场景,来分析封装对芯片滤波特性的影响。绿色曲线是不带封装的芯片仿真数据,红色曲线是带封装的芯片仿真数据。通过对比RL和IL两个指标,我们发现在通带内滤波器特性并没有明显恶化,但是由于封装的容性寄生,导致带外的抑制性能急剧下降。这将对射频系统接收信号和本征信号带来干扰,从而导致信号的阻塞。由此我们得出结论,封装效应是芯片设计不得不考虑的重要因素,同时Metis能很好的解决联合仿真建模困难,优化设计效率低的问题。

b01a4434-9ef9-11eb-8b86-12bb97331649.png

图9 RL与IL比对结果

本文介绍了一种采用芯和半导体的Metis工具实现芯片和封装联合仿真的方法。通过Metis分别导入芯片和封装的版图文件,将芯片倒装焊在封装基板上,建立三维堆叠模型。最后使用Metis进行快速的电磁仿真分析,我们考察了封装对芯片性能指标的影响。此案例可以帮助设计人员进行芯片和封装协同设计可大幅减少迭代次数,提高设计成功率,使能芯片工程师在设计流程中随时评估封装性能。

编辑:jq

声明:本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人,不代表电子发烧友网立场。文章及其配图仅供工程师学习之用,如有内容侵权或者其他违规问题,请联系本站处理。 举报投诉
  • 芯片
    +关注

    关注

    454

    文章

    50460

    浏览量

    421964
  • 滤波器
    +关注

    关注

    160

    文章

    7749

    浏览量

    177730
  • 封装
    +关注

    关注

    126

    文章

    7794

    浏览量

    142740
  • RFFE
    +关注

    关注

    0

    文章

    8

    浏览量

    5863

原文标题:怎样实现 “高效的芯片与封装的联合仿真”?

文章出处:【微信号:Xpeedic,微信公众号:Xpeedic】欢迎添加关注!文章转载请注明出处。

收藏 人收藏

    评论

    相关推荐

    芯片封装曝光-芯片底部填充胶 #芯片封装 #电路保护

    芯片封装
    汉思新材料
    发布于 :2024年10月15日 16:25:32

    实现芯片封装的最佳热性能

    电子发烧友网站提供《实现芯片封装的最佳热性能.pdf》资料免费下载
    发表于 10-15 10:22 0次下载
    <b class='flag-5'>实现</b><b class='flag-5'>芯片</b>级<b class='flag-5'>封装</b>的最佳热性能

    芯片封装是什么?芯片封装芯片环氧胶的应用有哪些?

    通过导线连接芯片与外部电路,实现信号传输,并帮助散热。封装层次:零级封装芯片互连,连接芯片焊区
    的头像 发表于 09-20 10:15 365次阅读
    <b class='flag-5'>芯片</b><b class='flag-5'>封装</b>是什么?<b class='flag-5'>芯片</b><b class='flag-5'>封装</b>中<b class='flag-5'>芯片</b>环氧胶的应用有哪些?

    芯片封装曝光-芯片填充胶 #芯片封装 #芯片胶 #PCB点胶 #芯片点胶

    芯片封装
    汉思新材料
    发布于 :2024年08月29日 15:17:19

    芯片封装曝光-芯片包封胶#芯片胶#

    芯片封装
    汉思新材料
    发布于 :2024年08月15日 14:46:06

    自动驾驶联合仿真——功能模型接口FMI(终)

    本文带您了解,如何在aiSim中,通过UDP和aiSim车辆动力学API(Vehicle Dynamics Interface, VDI)来实现和外部的FMU车辆动力学模型的联合仿真
    的头像 发表于 08-07 10:19 2704次阅读
    自动驾驶<b class='flag-5'>联合</b><b class='flag-5'>仿真</b>——功能模型接口FMI(终)

    康谋分享 | 自动驾驶联合仿真——功能模型接口FMI(四)

    功能模型接口是一个开放且独立于工具的标准,便于实现自动驾驶仿真工具间的模型交换和联合仿真。本篇文章继续展示如何建立一个FMU并实现基于UDP
    的头像 发表于 07-24 10:54 3117次阅读
    康谋分享 | 自动驾驶<b class='flag-5'>联合</b><b class='flag-5'>仿真</b>——功能模型接口FMI(四)

    康谋分享 | 自动驾驶联合仿真——功能模型接口FMI(三)

    功能模型接口是一个开放且独立于工具的标准,便于实现自动驾驶仿真工具间的模型交换和联合仿真。本文以康谋aiSim为例,来展示如何建立一个FMU并实现
    的头像 发表于 07-10 15:52 1411次阅读
    康谋分享 | 自动驾驶<b class='flag-5'>联合</b><b class='flag-5'>仿真</b>——功能模型接口FMI(三)

    康谋分享 | 自动驾驶联合仿真——功能模型接口FMI(二)

    功能模型接口在复杂系统的建模与仿真中具有重要作用。本文探讨了FMU的时间概念、模型交换和联合仿真的通信机制。通过C代码示例,介绍了联合仿真
    的头像 发表于 06-26 14:40 3289次阅读
    康谋分享 | 自动驾驶<b class='flag-5'>联合</b><b class='flag-5'>仿真</b>——功能模型接口FMI(二)

    芯片点胶加工#芯片封装 #芯片

    芯片封装
    汉思新材料
    发布于 :2024年04月17日 10:54:20

    RDL线宽线距将破亚微米赋能扇出封装高效能低成本集成

    RDL 技术是先进封装异质集成的基础,广泛应用扇出封装、扇出基板上芯片、扇出层叠封装、硅光子学和 2.5D/3D 集成方法,实现了更小、更快
    的头像 发表于 03-01 13:59 3460次阅读
    RDL线宽线距将破亚微米赋能扇出<b class='flag-5'>封装</b><b class='flag-5'>高效</b>能低成本集成

    LED芯片封装如何选择锡膏?

    封装LED芯片
    jf_17722107
    发布于 :2024年02月28日 13:10:20

    芯片仿真和后仿真的区别

    芯片设计中,前仿真和后仿真都是非常重要的环节,但它们在功能和目的上存在明显的区别。本文将详细介绍前仿真和后仿真的区别,以及它们在
    的头像 发表于 12-13 15:06 7171次阅读

    如何使用SystemC做RTL和C/C++的联合仿真呢?

    当FPGA开发者需要做RTL和C/C++联合仿真的时候,一些常用的方法包括使用MicroBlaze软核,或者使用QEMU仿真ZYNQ的PS部分。
    的头像 发表于 12-13 10:13 1207次阅读
    如何使用SystemC做RTL和C/C++的<b class='flag-5'>联合</b><b class='flag-5'>仿真</b>呢?

    芯片封装引脚名称自适应显示#芯片封装#EDA #电子#电子工程师 #先进封装 #pcb设计

    PCB设计芯片封装
    上海弘快科技有限公司
    发布于 :2023年11月30日 15:13:15