0
  • 聊天消息
  • 系统消息
  • 评论与回复
登录后你可以
  • 下载海量资料
  • 学习在线课程
  • 观看技术视频
  • 写文章/发帖/加入社区
会员中心
创作中心

完善资料让更多小伙伴认识你,还能领取20积分哦,立即完善>

3天内不再提示

浅谈PYNQ中的Vitis HLS前端开源

FPGA之家 来源:PYNQ开源社区 作者: PYNQ开源社区 2021-04-27 11:44 次阅读

目前,虽然基于C/C++等高层次综合相较于手写RTL层级HDL语言已大幅提升了开发效率,但随着相关技术的不断进步,以及算法迭代的日益频繁,人们似乎并不满足于此。

不少刚刚接触到Pynq的用户第一个问号

Pynq是不是用Python编程FPGA的新物种?

在Pynq的FAQ中,我们强调的第一个重点就是PYNQ是一个开源框架而不是一个直接用Python编程FPGA的工具。但是,在不远的将来,我们也许就要修改这条FAQ了。

因为在2月28日,Vitis HLS工具前端开源了!!!

这是Xilinx的开源战略和承诺的一部分,通过Vitis HLS工具链前端开源可以

Add support for new high-level languages beyond C/C++ and OpenCL

Add new domain-specific optimization pragmas or compiler directives

Customize the transformations to the LLVMIR (new LLVM passes)

这意味着,软硬件开发人员可以灵活地使用标准的 Clang / LLVM 基础架构,支持自由扩展,也可以定制高层次综合 (HLS) 编译过程的前端。

例如,自定义语言支持和全新特定于应用的编译器指令,以及更多的可能性。

8cfef422-a67e-11eb-aece-12bb97331649.png

研究人员早就在开始探索增加Python高层次综合。例如2019年,Themefisher和康奈尔大学联合推出了HeteroCL。

HeteroCL是一种编程基础结构,由基于Python的域特定语言(DSL)和编译流程组成,其编译器在CPU上生成LLVM代码。

因此可通过结合最新的HLS优化(例如用于脉动阵列的PolySA和用于模板的SODA与数据流体系结构),产生高效的空间体系结构。

8d1f07c6-a67e-11eb-aece-12bb97331649.png

将来要发生的事情,大家应该都有自己的想象空间了
编辑:lyn

声明:本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人,不代表电子发烧友网立场。文章及其配图仅供工程师学习之用,如有内容侵权或者其他违规问题,请联系本站处理。 举报投诉
  • FPGA
    +关注

    关注

    1634

    文章

    21821

    浏览量

    607489
  • python
    +关注

    关注

    56

    文章

    4812

    浏览量

    85194
  • PYNQ
    +关注

    关注

    4

    文章

    62

    浏览量

    2950

原文标题:PYNQ框架下用Python编程FPGA不是梦-Vitis HLS前端开源

文章出处:【微信号:zhuyandz,微信公众号:FPGA之家】欢迎添加关注!文章转载请注明出处。

收藏 人收藏

    相关推荐

    数字电路设计:前端与后端的差异解析

    本文介绍了数字电路设计前端”和“后端”的区别。 数字电路设计前端”和“后端”整个过程可类比盖一栋大楼:前端好比建筑师在图纸上进行功能
    的头像 发表于 02-12 10:09 116次阅读

    使用AMD Vitis进行嵌入式设计开发用户指南

    由于篇幅有限,本文仅选取部分内容进行分享。 Vitis 简介 AMD Vitis 工具套件包含多种设计技术,用于开发以 AMD 器件(例如,AMD Versal 自适应 SoC 器件、AMD
    的头像 发表于 01-08 09:33 816次阅读
    使用AMD <b class='flag-5'>Vitis</b>进行嵌入式设计开发用户指南

    前端的作用

    前端的作用 在智能手机,“前端”一词可以指代两个不同的概念:手机前端开发和射频前端技术。以下是这两个概念在智能手机
    的头像 发表于 01-03 14:03 148次阅读

    全新AMD Vitis统一软件平台2024.2版本发布

    全新 AMD Vitis 统一软件平台 2024.2 版本已于近期推出。
    的头像 发表于 12-11 15:06 564次阅读

    AMD Vitis Unified Software Platform 2024.2发布

    近日,全新 AMD Vitis Unified Software Platform 2024.2 版本推出。
    的头像 发表于 11-27 15:47 389次阅读

    基于PYNQ和机器学习探索MPSOC笔记

    新版本,不仅仅介绍了MPSOC的体系结构和应用场景,更是结合当前应用最广的PYNQ框架和机器学习应用进行分析。作为一本不可多得的免费电子英文书籍,本书既是使用Zynq MPSoC的开发人员的实用指南
    的头像 发表于 11-16 11:32 430次阅读
    基于<b class='flag-5'>PYNQ</b>和机器学习探索MPSOC笔记

    前端总线频率的类型是什么?

    前端总线(Front Side Bus,FSB)是计算机处理器与主板上其他组件(如内存、北桥芯片等)之间传输数据的通道。前端总线频率是衡量这个通道传输数据速度的一个重要指标。前端总线
    的头像 发表于 10-10 18:17 393次阅读

    优化 FPGA HLS 设计

    减少错误并更容易调试。然而,经常出现的问题是性能权衡。在高度复杂的 FPGA 设计实现高性能需要手动优化 RTL 代码,而这对于HLS开发环境生成的 RTL 代码来说是不可能的。然而,存在一些解决方案
    发表于 08-16 19:56

    使用PYNQ训练和实现BNN

    使用 PYNQ 可以轻松在 FPGA 上实现加速 AI/ML,而无需编写一行 HDL!让我们看看如何做到这一点。
    的头像 发表于 08-05 17:15 684次阅读
    使用<b class='flag-5'>PYNQ</b>训练和实现BNN

    一种在HLS插入HDL代码的方式

    很多人都比较反感用C/C++开发(HLS)FPGA,大家第一拒绝的理由就是耗费资源太多。但是HLS也有自己的优点,除了快速构建算法外,还有一个就是接口的生成,尤其对于AXI类接口,按照标准语法就可以很方便地生成相关接口。
    的头像 发表于 07-16 18:01 877次阅读
    一种在<b class='flag-5'>HLS</b><b class='flag-5'>中</b>插入HDL代码的方式

    AMD Vitis™设计工具的Libraries新功能介绍

    AMD Vitis™ 2023.2 设计工具是 Vitis 设计工具变化较大的一个版本,设计流程和界面都发生了变化。
    的头像 发表于 05-29 09:50 730次阅读
    AMD <b class='flag-5'>Vitis</b>™设计工具<b class='flag-5'>中</b>的Libraries新功能介绍

    在Windows 10上创建并运行AMD Vitis™视觉库示例

    本篇文章将演示创建一个使用 AMD Vitis™ 视觉库的 Vitis HLS 组件的全过程。此处使用的是 Vitis Unified IDE。如果您使用的是旧版 AMD
    的头像 发表于 05-08 14:02 901次阅读
    在Windows 10上创建并运行AMD <b class='flag-5'>Vitis</b>™视觉库示例

    FPGA版通用图形处理架构创新解决方案

    ThunderGP是基于HLS开源通用图形处理框架,支持Vitis和SDAccel开发环境,适用于U50、U200、U250和VCU1525等Xilinx Alveo平台(官方开发板)。
    发表于 03-26 12:16 617次阅读
    FPGA版通用图形处理架构创新解决方案

    Vitis2023.2使用之—— updata to Vitis Unified IDE

    上一章聊了一下vitis2023.2怎样使用classic Vitis IDE,这章我们来说一说基于classic Vitis IDE的工程怎么样更新到新版本的Vitis Unifie
    发表于 03-24 17:14

    Vitis2023.2使用之—— classic Vitis IDE

    Vitis 已经更新到2023.2了,新版本相较于旧版本更新了嵌入式平台,新版平台增加了Versal™ AI 引擎 DSP 设计的增强功能,全新的独立 Vitis 嵌入式软件,最新 Vitis 统一
    发表于 03-24 16:15