0
  • 聊天消息
  • 系统消息
  • 评论与回复
登录后你可以
  • 下载海量资料
  • 学习在线课程
  • 观看技术视频
  • 写文章/发帖/加入社区
会员中心
创作中心

完善资料让更多小伙伴认识你,还能领取20积分哦,立即完善>

3天内不再提示

怎么搭建WSL+Vivado?又如何去使用?

OpenFPGA 来源:OpenFPGA 作者:碎碎思 2021-06-21 17:46 次阅读

‍‍‍‍‍‍‍根据自己系统选择相应版本,本人下载的图示箭头版本,解压、给权限,记住文件夹路径,将交叉编译环境添加到系统内(根据需求,本人还有其他其他环境就没“写死”)。

一、 cd u-boot-xlnx-xilinx-v2018.3

二、指定交叉编译环境

export ARCH=armexport CROSS_COMPILE=/tools/gcc-linaro-5.5.0-2017.10-x86_64_arm-linux-gnueabi/bin/arm-linux-gnueabi-

三、指定编译配置

make zynq_zed_config 注意:这里会有几个错误: 1、缺少XXXX 根据提示,缺少什么安装什么即可 2、Your GCC is older than 6.0 and is not supported 这个是GCC版本问题,vim arch/arm/config.mk 将64,65,68-73行注释掉,如图所示

四、make 图示位置完成编译

五、修改名称 ls 文件夹下生成了u-boot.bin和u-boot,我们需要的是u-boot(不带后缀)。

六、修改名称

mv u-boot u-boot.elf 这样就完成了官方源码的编译,下面会用到。

1、下载官方源码 首先需要去官方 ‍‍

https://github.com/analogdevicesinc/hdl 下载对应的开发包,使用git即可下载。 这里说明一下,这个仓库里有很多分支: 放了这么多分支主要原因就是我们使用的FPGA EDA软件版本和工程紧密相关,尤其Vivado,所以官方针对不同的Vivado和Quartus II做了很多版本,具体对应关系如下,一定要针对自己使用的版本下载对应的分支,否则会有很多意想不到的问题。 分支版本和Vivado版本对比(参考:https://github.com/analogdevicesinc/hdl/releases)

源码版本Vivado/Quartus II版本

hdl_2019_r2Xilinx Vivado 2019.1 Quartus Prime Pro Edition 19.3 Quartus Prime Standard Edition 18.1

hdl_2019_r1Vivado 2018.3 Quartus Prime Standard Edition 18.1

hdl_2018_r2Vivado 2018.2* Quartus Prime Standard Edition 18.0

hdl_2018_r1Vivado 2017.4.1 Quartus 17.1.1

hdl_2017_r1Vivado 2016.4* Quartus 16.1

hdl_2016_r2Vivado 2016.2 Quartus 16.0

hdl_2016_r1Vivado 2015.4.2 Quartus 15.1

hdl_2015_r2Vivado 2015.2.1 Quartus 15.1

hdl_2015_r1Vivado 2014.4.1 Quartus 15.0

hdl_2014_r2Vivado 2014.2 Quartus 14.0

hdl_2014_r1Vivado 2013.4 Quartus 14.0

利用git下载相应的源码即可开启下面的步骤了。

2、搭建Linux开发环境 官方的开发环境都是基于Liunx搭建的,Makefile自动化运行。选用WSL+Vivado其实是很好的选择,本人也是基于这个组合。 这里先介绍怎么搭建WSL+Vivado的组合,后续会针对Windows用户Vivado下怎么使用。 WSL+Vivado环境搭建

一、参考《1202年了,还在使用虚拟机吗?Win10安装Ubuntu子系统及图形化界面详细教程》搭建WSL可视化界面(不可视化也可);

二、解压《Xilinx_SDx_2018.3_1207_2324.tar》,解压后进入解压后的文件夹内;

三、输入 sudo 。/xsetup;

四、等待一段时间,就会出现图形安装界面,接下来就完全和Windows安装完全一样,就不在赘述;

五、安装完成后,将vivado/2018.3 目录下面的settings64.sh里的代码复制粘贴道bashrc的文件里面 sudo gedit ~/.bashrc

六、粘贴到bashrc文件最后,然后输入下面命令让bashrc文件重置更新下 source ~/.bashrc

七、然后在终端中执行vivado即可进入。 这样就安装完毕了 3、生成bit文件 基于2.1节,打开命令行(Terminal),输入以下命令,下载源码: //一定要根据使用的vivado版本选择好分支

mkdir sdrcd sdrgit clone https://github.com/analogdevicesinc/hdl.git 下载源码后

cd hdl

cd projects/adrv9364z7020 //这里根据和官方类似板卡的类型sudo make 接下来就是漫长的等待,上面make命令会生成vivado工程并生成bin文件。

注意:如果是自己自研的板卡,是不需要等待编译结束的,只需要根据时间等工程创建完即可。 4、生成u-boot 用Vivado打开《ccbob_lvds》下的文件夹下的工程,如下: 整个工程稍复杂一点,主要包括ZYNQ和AD936X两个IP,其他都是相关的互连总线。在此相关的工程下可以根据自己的需求修改工程,这里就不演示了,接下来将生成.bit、hdf等文件,导入到SDK。

一、GenerateBit

二、导入到SDK

三、项目导出后,在 SDK 中创建一个新的 FSBL 项目。为此,请右键单击左侧“项目资源管理器”面板中新导出的硬件平台规范,然后从弹出菜单中选择“新建 》 项目”。在第一个对话框页面上选择“Xilinx - Application Project”。在第二个对话框页面上为项目选择一个名称(例如 zynq_fsbl),在第三个页面上选择“Zynq FSBL”模板。 该项目应该自动构建。如果没有,可以通过右键单击左侧“项目资源管理器”面板中新创建的项目并从弹出菜单中选择“构建项目”来启动手动构建。项目构建完成后,就可以生成启动映像了。这是通过右键单击左侧“项目资源管理器”窗格中的项目并选择“创建引导映像”来完成的。这将打开 bootgen 向导。bootgen 向导需要三个文件:

随便选一个输出路径,然后在底下将三个文件填加进去,注意顺序不能错。分别是fsbl.elf(bootloader) .bit(datafile) u-boot.elf(datafile)。将这些文件添加到对话框中的分区列表,然后选择一个输出文件夹。 点击Create Image就能生成Boot.bin 5、利用官方脚本生成u-boot 官方提供了一个脚本可以自动构建BOOT.bin,详细的地址:

chmod +x build_boot_bin.shusage: build_boot_bin.sh system_top.hdf u-boot.elf [output-archive] l路径system_top.hdf和u-boot.elf是必需参数。 lname可以将可选的第三个参数提供给 tar.gz 输出目录。( name.tar.gz) l构建输出位于名为:output_boot_bin 的本地目录中。 l此脚本需要赛灵思 XSDK 和 PATH 中的 bootgen(SDK的路径在环境中)。

编译完成如下图所示: 在路径下就能找到BOOT.bin 这样第一个文件就准备好了,接下来创建设备树和内核。

6、创建内核uImage 首先还是需要下载源文件,地址:

https://github.com/analogdevicesinc/linux 还是根据自己使用的Vivado版本选择相应的分支。 cd linux-2019_R1 检查环境变量CROSS_COMPILE,若没有则添加上,同u-boot添加方法

make zynq_xcomm_adv7511_defconfig

make -j5 UIMAGE_LOADADDR=0x8000 uImage 下面路径下就生成了uImage 完成内核的编译

7、创建设备树 继续上面的步骤

make zynq-zed-adv7511-xcomm.dtb 下面路径下就有了设备树 8、创建文件系统 文件系统对平台的依赖性不大,所以沿用官方的img内的文件系统。 将u-boot、设备树和uImage拷贝到SD卡的BOOT目录下,就完成了系统的搭建。

责任编辑:lq6

声明:本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人,不代表电子发烧友网立场。文章及其配图仅供工程师学习之用,如有内容侵权或者其他违规问题,请联系本站处理。 举报投诉
  • 编译
    +关注

    关注

    0

    文章

    650

    浏览量

    32782

原文标题:AD936x+ZYNQ搭建收音机(三)-终篇

文章出处:【微信号:Open_FPGA,微信公众号:OpenFPGA】欢迎添加关注!文章转载请注明出处。

收藏 人收藏

    评论

    相关推荐

    每次Vivado编译的结果都一样吗

    很多FPGA工程师都有这种困惑,Vivado每次编译的结果都一样吗? 在AMD官网上,有这样一个帖子: Are Vivado results repeatable for identical
    的头像 发表于 11-11 11:23 102次阅读
    每次<b class='flag-5'>Vivado</b>编译的结果都一样吗

    Vivado使用小技巧

    有时我们对时序约束进行了一些调整,希望能够快速看到对应的时序报告,而又不希望重新布局布线。这时,我们可以打开布线后的dcp,直接在Vivado Tcl Console里输入更新后的时序约束。如果调整
    的头像 发表于 10-24 15:08 179次阅读
    <b class='flag-5'>Vivado</b>使用小技巧

    Vivado编辑器乱码问题

    ,但是在Vivado里面打开用sublime写的代码之后,经常出现中文乱码,让人很不舒服。究其原因就是一般来说第三方的编辑器是采用utf8的编码方式,而vivado的text editor不是这种方式。
    的头像 发表于 10-15 17:24 377次阅读
    <b class='flag-5'>Vivado</b>编辑器乱码问题

    Vivado 2024.1版本的新特性(2)

    从综合角度看,Vivado 2024.1对SystemVerilog和VHDL-2019的一些特性开始支持。先看SystemVerilog。
    的头像 发表于 09-18 10:34 566次阅读
    <b class='flag-5'>Vivado</b> 2024.1版本的新特性(2)

    Vivado 2024.1版本的新特性(1)

    Vivado 2024.1已正式发布,今天我们就来看看新版本带来了哪些新特性。
    的头像 发表于 09-18 10:30 835次阅读
    <b class='flag-5'>Vivado</b> 2024.1版本的新特性(1)

    WSL的ubuntu里面的VSCode烧写不成功是怎么回事?

    系统Windows10,WSL版本2,ubuntu版本20.04 VScode里面安装IDF插件,编译成功 烧录时,点左下角插头图标能检测到ESP32核心板的串口COM6 烧写时提示 No module named 'serial' 请问能不能配置COM6口?
    发表于 06-21 08:14

    wsl2中安装的idf,在monitor时会报错的原因?

    wsl2中安装的idf,使用vscode 扩展,功能一切正常,但是在 monitor 时会报下列错误 xtensa-esp32-elf-addr2line -pfiaC -e build
    发表于 06-17 07:30

    ESP32S3用WSL作为开发环境, log开启verbose有错误提示,为什么?

    xtensa-esp32-elf-addr2line -pfiaC -e \\wsl$Ubuntu/home/younggu/learned/blink/build/blink.elf
    发表于 06-05 06:35

    微软WSL更新支持IPv6流量透过Linux

    据悉,微软近期对Windows Subsystem for Linux(WSL)进行了2.2.2版本更新,包含多项优化改进。其中最引人注目的便是新增的nft规则,允许IPv6数据包经过Linux容器传输。
    的头像 发表于 04-08 10:23 895次阅读

    stm32mp135f的开发环境能不能像普遍的mp1系列搭建呢?

    我们要使用stm32mp135f芯片,它的开发环境能不能像普遍的mp1系列搭建呢(例如stn32mp157)
    发表于 03-20 06:32

    TC275的GTM模块中,TIM与ATOM的时钟有何关联?与CCU的关系又如何?

    TC275的GTM模块中,TIM与ATOM的时钟有何关联?与CCU的关系又如何?
    发表于 02-20 06:35

    如何禁止vivado自动生成 bufg

    Vivado中禁止自动生成BUFG(Buffered Clock Gate)可以通过以下步骤实现。 首先,让我们简要了解一下什么是BUFG。BUFG是一个时钟缓冲器,用于缓冲输入时钟信号,使其更稳
    的头像 发表于 01-05 14:31 1883次阅读

    Vivado时序问题分析

    有些时候在写完代码之后呢,Vivado时序报红,Timing一栏有很多时序问题。
    的头像 发表于 01-05 10:18 1808次阅读

    VIVADO安装问题解决

    vivado出现安装问题刚开始还以为是安装路径包含中文空格了,重装的注意了一下,发现还是这个问题。。。。后来又一顿操作猛如虎,终于发现了问题。出这个问题的原因是vivado压缩包解压的路径包含中文了把解压文件放到不含中文的地方,再重新安装,安装路径也不能含中文。然后。。。
    发表于 12-22 10:56 0次下载

    VIVADO软件使用问题总结

    【关键问题!!!!重要!!!】VIVADO会在MESSAGE窗口出提示很多错误和警告信息!
    的头像 发表于 12-15 10:11 1740次阅读
    <b class='flag-5'>VIVADO</b>软件使用问题总结