一直以来,微芯片设计的成败在很大程度上取决于布局规划和布局步骤,这些布局步骤决定了内存和逻辑元件在芯片上的位置。
反过来,位置又会强烈影响芯片设计是否能够满足包括处理速度和电源效率在内的操作要求。
到目前为止,平面规划任务是由专业工程师在数周或数月内反复艰苦地去执行完成的。尽管已经进行了长达 50 年的研究,但是目前的芯片布局规划仍然无法实现自动化,仍旧需要物理设计工程师数月的努力才能制作出布局规划。
自 20 世纪 60 年代以来,研究人员们提出了许多芯片布局规划方法,这些布局规划方法可分为三大类:基于分区的方法、随机/爬山方法和分析解算器。
然而,这些方法都不能达到人工水平,芯片复杂性的指数增长使得这些技术在现代芯片上基本上无法使用。
但在《自然》杂志今年 6 月发表的一篇论文中,来自谷歌的研究人员发布了一种机器学习方法,该方法可在数小时内实现出色的芯片布局规划。
谷歌的这项研究解决了芯片布局规划自动化的问题。众所周知,计算机行业一直受到摩尔定律的推动:每一块芯片的组件数量大约每两年翻一番。
这一进步速度相当于一个芯片上的元件数量每周增加约 1%。因此,无法自动完成布局规划是一个问题,这不仅是因为相关的时间成本,还因为它限制了芯片开发计划中可以探索的解决方案数量。
此次,谷歌研究人员提出一个芯片布局规划的强化学习方法,在不到 6 小时的时间内,即可用该方法自动生成一张芯片平面图,功耗、性能和芯片面积等所有关键指标都优于或相当于人工生成的平面图。
该方法可跨芯片进行推广,这意味着它能从过往经验中学习,在放置新芯片时变得更好更快,从而使芯片设计师得到人工代理的协助,而人工代理的经验比任何人都丰富。
据悉,该研究允许芯片设计由具有比任何人类设计师更丰富经验的人工代理来完成,此方法曾被用于设计下一代谷歌人工智能(AI)加速器,每一代都有可能节省数千小时的人力。
目前,该研究方法已投入使用,并将用于设计下一代 Google TPU。
谷歌研究人员相信,更强大的人工智能设计硬件将推动人工智能的发展,并在这两个领域之间建立一种共生关系。
事实上,培训跨芯片的布局策略是非常具有挑战性的,芯片布局规划类似于一个游戏,具有不同的块(例如网表拓扑、宏计数、宏大小和纵横比)、板(不同的画布大小和纵横比)和赢条件(不同的评估指标或不同的密度和路由拥塞约束的相对重要性)。
据悉,自动化和加速芯片设计过程还可实现人工智能和硬件的协同设计,从而产生针对重要工作负载定制的高性能芯片:比如自动车辆、医疗设备和数据中心等领域。
这种形式的布局优化出现在科学和工程应用中,包括硬件设计、城市规划、疫苗测试和分配以及大脑皮层布局。因此,研究人员们相信研究的布局优化方法可应用于芯片设计以外的有效布局问题。
开发比现有方法更好、更快和更便宜的自动化芯片设计方法,将有助于保持芯片技术的“摩尔定律”轨迹。
对于芯片行业的技术领导者和决策者来说,谷歌论文中最重要的启示可能是研究出的布局方案已经被纳入谷歌下一代人工智能处理器的芯片设计中。
责任编辑:haq
-
芯片
+关注
关注
454文章
50677浏览量
423007 -
谷歌
+关注
关注
27文章
6160浏览量
105272 -
AI
+关注
关注
87文章
30643浏览量
268824
原文标题:谷歌“AI造芯”,由Jeff Dean团队推出,只需6小时即可自主设计芯片
文章出处:【微信号:deeptechchina,微信公众号:deeptechchina】欢迎添加关注!文章转载请注明出处。
发布评论请先 登录
相关推荐
评论